X68000

In<sub>s</sub>

桒野雅彦 Masabiko Kricano • \$

ns

菜野雅彦 Marabiko Kuwuu • #



# 3000

**菜野雅彦** Mandride Kennere • 8

●本書に掲載したプログラム名、システム名、CPU名などは一般に各社の登録商標です。 本文中では、とくにTM、Rマークは明記していません。

© 1992 本書の内容は、著作権法上の保護を受けています。 著者、発行社の許諾を得ず、無断で転載、複製することは禁じられています。



初代 X 68000 があのグラディウスのテーマに乗って登場してきたのは 1987 年のことになります。国内では、PC-9801 の一人勝ちが引ま確定し、その他のメーカもすべて 80X86+MS-DOS となってしまい、パーソナルコンピュータの「パーソナル」が個人ユーザではなく、会社の中の各社員を指すだけのものになり下がってしまった。そんな時代であったと思います。シャープが X 1の 16 ビット版を出すという話が流れたときも、「どうせ 86 系のマシンさ」「16 ビットは 98 でいいしゃないか」、そんな声が出てきてしまうほど、個人ユーザがパーソナルコンピュータに冷めてしまっていたようです。

そのようなユーザの前に現れた X 68000 は、これまでのパーソナルコンピュータに対するイメージを大きく転換させるものでした。総理のスリムなデザインの中には個人ユーザが写んでいた CPU、68000 が搭載され、標準で 1 MB、最大 12 MB ものリニアなメモリ空間、65536 色のグラフィック、768×512 のピットマップのデネト時面面、スプライト、FM 音源、ADPCM、オートイジェクト機構付き 5 インチ FDD、3 D スコープ、順像取り込み、トラックマウス、HDD インタフェース標準装備……。 予想すらしなかったその仕様と、40 万円を軽く切ってしまったその安さに、声も出なかった覚えがあります。

ワープロであったり、装計算機であったりする側面だけに目が向けられてしまい、ビジネス 用の環境以外はすべてオプションとして買い備えていくよりほかない レマソコン」と、何かを 行いたくなったときに、すぐその場で試したり、考え方やイメージをその場で表現する欲求に すぐ応えてくれるだけのポテンシャルを持った「パーソナルコンビュータ」は、まったく別も のであるという考えから いーソナルワークステーション」という言葉が出てきたのも当然で しょう。

パーソナルワークステーション、つまり個人の発想や直感に応え、それを表現し、実現し、 さらなる発想に結び付けるためのブラットフォーム、5年の歳月を経てもなお新しい X 68000 をその内側まで使いこみたいと思った方に、本書はきっとよき道案内となることでしょう。

菜野稚彦

初代機以来、多くの機種が登場してきた X 68000シリーズを年代順に整理してみました。 X 68000 は物機機といっても、CPUやクロック脱波数などをいたずらに変更するのではなく、 ソフトウェア、ハードウェアの互換性を最大限に保ちつつ高集積化をはかり、空いたスペース をハードディスク (HDD) や SCSI やコプロセッサなど、従来、外付けユニットやオプショ ンボードで対応していたものを内臓できるようにしていくという方向に向いています。このよ うな方針のため、たとえ初代機 (無印) であっても、まったく古さを感じさせません。


1987 年、初代 X 68000 が、翌年、集績度を向上させて 20 MB の 3.5 インチ HDD を内蔵 できるようにした X 68000 ACE/ACE-HD が登場します。

さらに 1989年には、内蔵 HDD の容量を 40 MB まで上げた EXPERT、 機型の PRO が ラインアップに追加されました。 PRO 系統は、 後来の X 68000の系列のデザイン重規型と は異なり、 ややビジネス臭きを感じさせるシリーズです。 当然、 ソフトウェア的には完全互換 ですが、 拡張スロットは縦型機の 2 スロットに対して4 スロットと拡充され、 マウスはトラッ クマウスではない、 ごく著通のタイプになりましたし、 キーボードはシリンドリカルステップ スカルプチャ型でアームレストもあるようなものに変更されました。 また、 あまり利用されて いなかった 3 D スコープ端子は取り外されています。 組み立てやすくなったためか、 価格は縦 型よりも低く 利以られていまました。

型 1990 年は、X 68000 にとっては混沌の年ともいえるでしょう。EXPERT、PROシリー ズにそれそれ後継機の中化はかに、HDD インタフェースを SCSI に変更し、80 MBの HDD を内蔵させた SUPER-HD が追加されました。この年、一気に 5 機種が発売されたことになり ます。その後、SUPER-HD の HDD がないタイプである SUPER が投入され、型番上も実 質的にも、EXPERT の機能機となりました。

明けて 1991 年、初代線以来変更のなかったクロック局波数が 10 MHz から 16 MHz に引 き上げられ、内部でのメモリ拡張性の向上、オブションボードで対応していたコプロセッサを 本体内部に取り付けられるようにするなどの改身が加えられました (XVI)。

SUPERで HDD インタフェースが SCSI になったり、 XVI でクロックか引き上げられた ために動計が遠くなったり、といった遠いはありますが、 ソフトウェからみたときにほどの 機種であっても完全な互換性を保っています。上位互換ということではありませんから、ある 機種でつくったプログラムがそれ以前の機種では動作しないといったこともまず起こりません (初期のころはメモリを 1 MB しか弱んでいなかったため、2 MB あることを前提にしている ソフトウェアが動かないということはあるでしょうが、これとてメモリを増設してあればすむ ことです)。



本書では、I/Oの割り付けやブロック図などは、すべて初代機(無印)にもとついて説明しており、またサンブルプログラムの動情チェックも初代機に増設メモリやコプロセッサボード、 SCSIインタフェースボードなどを追加して行いました。念のため、本書の軌節時に使用していたシステムの構成を相似で入れませた。

#### ●システム#1

X 68000(初代歳) + 内部増設(1 MB) + 拡張メモリポード(2 MB) + コプロセッサポード(CZ -6BP1) + 40 MB-SASI ハードディスク (キャラベル/H540S) + カラーイメージユニット (CZ -6VT1)

#### ●システム#2

X 68000 (初代機) + 内部増設 (1 MB) + SCSI インタフェースボード (CZ-6BSI) + 100 MB - SCSI ハードディスク (アイテック/TX-100)

ディスプレイはどちらも CZ-600 DE を使用。

## サンプルプログラムについて

アセンブラよりもロジックが見やすく、流用や改造なども容易であろうということから、本 書ではサンプルプログラムの記述にC言語を使用することにしました。

X 68000 用のCコンパラは、シャープキ証の XC とフリーソフトウェアの gcc が広く出 回っています。純正という意味では XC を標準とすべきかもしれませんが、gccのほうが狂倒 的に生疲されるコードの質がよく、バグが少ないようですし、入手についても、パソコン通信 や電路根操銃、ソフトバンクの『Cマガンン』や『Oh! X』誌の付録子ススクなど、多くのル ートで配布されたことから、gcc のほうが一般的ではないかと考え、これを採用しました。

このため、本書ではgccを標準としてプログラムを作成しています。一応、XCでもコンパ イルして動作は確認していますが、このときには#define volatileの1行を入れるのを忘れな いようにしてください。

また、サンブルブログラムはすべて割り込みを使用せず、ステータスチェックでぐるぐる回りながら動作の終了を持つ。というようにしています。X 68000 は割り込みが有効に使えるようなハードウェアになっていますし、基本的に入出力動作などは割り込みで行うのか普通ですが、サンブルブログラムは動作確認かおらな目的ですし、割り込みベクタをいじり間違えたりすると、すぐに妙な動作を始めてしまうことになることから、このような方法をとりました。実際にアプリケーションをつくるような場合には、できるだけ割り込みを使うようにしたほうがといてしょう

DMA 関連
DMAC によるテキスト画面クリア58
グラフィック VRAM への矩形領域転送(アレイチェインモード)61
グラフィック VRAM への矩形領域転送(リンクアレイチェインモード)65
数値演算プロセッサ関連
ROM 内データの読み出し139
単項演算(SIN(1.0))141
三項演算(3.1415+2.7182)
RTC 関連
時計の読み出し157
画面制御関連
テキスト画面スクロール (C 1.C)238
グラフィック画面 4 方向スクロール(C 2 . C)239
ラスタコピー機能によるテキスト画面スクロール(C 3.C)242
グラフィック画面の高速クリア(C 4.C)245
65536 色モードでの 4 プレーン独立スクロール(C 5.C)248
768×512 ドットモードでの 65536 色表示 (V 1.C)250
グラフィック画面 2 面とテキスト画面の半透明動作(V 2.C)251
BG 画面設定&スクロール (S 1.C)252
ADPCM 関連
\$1 F の連続データの再生298
FDD 関連
フロッピーディスクの読み込み423
ハードディスク関連
SASI ディスクの読み出し
SCSIディスクからの指定ブロックの読み出し508

## **G** ONTENTS

はじめに3	
X 68000 の系譜	4
サンプルプログラム目は	k

•	メモリマップ
<b>1</b>	メモリマップ
2	IPLイメージ 19
3	メインメモリ21
• 4	グラフィック VRAM
• 5	テキスト VRAM22
<b>6</b>	システム I/O 領域
● 7	ユーザ I/O, SRAM
● 8	CGROM23
<b>9</b>	IPL-ROM 23
•	DMA 25
• 1	<b>DMA</b> 25
• 1 • 2	
	標要 ————————————————————————————————————
• 2	概要 25 DMAC のチャンネル割り付け 27
• 2 • 3	概要 25 DMAC のチャンネル割り付け 27 DMAC のレジスター覧 28
• 2 • 3	概要 25 DMAC のチャンネル削り付け 27 DMAC のシジスター覧 28 DMAC の砂ドモード 28 4-1 1オペランド分の転送モード 30
• 2 • 3	概要 25 DMAC のチャンネル削り付け 27 DMAC のルジスター覧 28 DMAC の助作モード 28
• 2 • 3 • 4	概要 25 DMAC のチャンネル削り付け 27 DMAC のシジスター覧 28 DMAC の砂ドモード 28 4-1 1オペランド分の転送モード 30
• 2 • 3 • 4	概要 25 DMAC のチャンネル割り付け 27 DMAC のレジスター覧 28 DMAC の助作モード 28 4-1 1オペランド分の転送モード 32 4-2 1ブロック分の転送モード 32 4-3 複数ブロックの転送モード 35

	5-3 SCR, CCR
<b>6</b>	Human 68 K の初期設定値
7	サンプルプログラム58
	7-1 DMAC によるテキスト画面クリア58
	7-2 グラフィック VRAM への矩形領域転送(その1) 61
	7-3 グラフィック VRAM への矩形領域航送(その 2)65
_	
•	割り込み
<b>0</b> 1	割り込み系統とレベル割り付け 71
<b>2</b>	割り込み動作73
<b>3</b>	例外ベクタ74
- 4	割り込みベクタ設定ポート
• 4	割り込みベクタ設定ポート
• 4	割り込みベクタ設定ポート 76 MFP 77
• 4	
•	MFP
• 1	MFP
• 1 • 2	MFP
• 1 • 2 • 3	MFP 77 78
• 1 • 2 • 3	MFP
• 1 • 2 • 3	MFP 77 概要 77 MFP の各機能の割り付け 77 MFP のと対象を 78 78 78 79 PD レジスター覧 79 GPIP (汎用 I/O ボート) 79 イ1 GPIP レジスタ 80
• 1 • 2 • 3	概要 77 MFP の各機能の割り付け 77 MFP のかジスター覧 78 GPIP (汎用 I/O ボート) 78 4-1 GPIP レジスタ 80 4-2 AER (アクティブエッジレジスタ) 82 43 DDR (アクティンシンンジスタ) 82 割り込み制師 83
1 2 3 4	WFP 77
1 2 3 4	MFP
1 2 3 4	概要 77 MFP の金機能の割り付け 77 MFP の金機能の割り付け 77 MFP のレジスター覧 79 GPIP (汎用 !/ O ボート) 79 4-1 GPIP レジスタ 80 4-2 AER (アクティブエッシレジスタ) 82 4-3 DDR (データディレクションレジスタ) 82 割り込み制即 83 5-1 IERA/IERB (割り込みペンディングレジスタ A/B) 85 5-2 IPRA/IPRB (割り込みペンディングレジスタ A/B) 85
1 2 3 4	MFP

● 6	917 ······87
	8-1 タイマの動作モード87
	8-2 タイマ関連のレジスタ 90
● 7	USART (シリアルポート)
	7-1 SCR (SYNC キャラクタレジスタ)93
	7-2 UCR (USARTコントロールレジスタ)93
	7-3 RSR (レシーバステータスレジスタ)95
	7-4 TSR (トランスミッタステータスレジスタ)
	7–5 UDR (USART データレジスタ) 101
	TO ODIT (OSART) TESAS)
<b>8</b>	MFP の初期設定
- 0	WITT OF PUMPING AC
0	类/ (大) (中) (中) (中) (中) (中) (中) (中) (中) (中) (中
	数値演算プロセッサ
<b>0</b> 1	概要 103
<b>2</b>	68881 の内部レジスタ
-	
	2-2 FPCR, FPSR, FPIAR
3	68881 が扱えるデータフォーマット
	3-1 実数データのフォーマット
	3-2 特殊な実数データ110
	3-3 68881 内部のデータフォーマット
<b>4</b>	68881 とのインタフェース
	4-1 応答 CIR
	4-2 コントロール CIR
	4-3 セーブ CIR
	4-4 リストア CIR
	4-5 オペレーションワード CIR
	4-6 コマンド CIR
	4-7 コンディション CIR
	4-8 オペランド CIR
	4-9 レジスタ選択 CIR ·······115
	4-10 命令アドレス CIR ···································
	4-11 オペランドアドレス CIR

● 5 応答	プリミティブ115
5-1	ヌルプリミティブ116
5-2	実効アドレス評価/データ転送プリミティブ 116
5-3	単一メインプロセッサレジスタ転送プリミティブ
5-4	複数コプロセッサレジスタ転送プリミティブ
5-5	命令前例外取得プリミティブ/命令中例外取得プリミティブ119
<b>6</b> 6888	1 とホスト CPU のコミュニケーション120
6-1	68881 内レジスタ間演算/データ転送命令120
6-2	レジスタと外部データの間の演算/外部からレジスタへのデータ転送命令121
6-3	レジスタから外部へのデータ転送122
6-4	コントロールレジスタの転送命令124
6-5	複数浮動小数点データレジスタの転送
6-6	条件付き命令処理動作126
6-7	FSAVE/FRESTORE 命令処理動作 127
6-8	例外処理動作
<b>7</b> 6888	31 の命令フォーマット131
7-1	一般的な命令 (OPクラス 000/010)
7-2	FMOVECR (Move from Constant Rom) 命令
7-3	浮動小数点レジスタから外部への転送 132
7-4	コントロールレジスタの転送 136
7-5	複数浮動小数点データレジスタの転送 136
7-6	
■ 8 #b	プルプログラム139
00 92	7/67/7/2
• D	TC 147
• H	16
	C 周辺ブロック図147
2 RT	C のレジスタ
2-1	CLKOUT セレクトレジスタ150
2-2	-50
2-3	
2-4	関年カウンタ152
2-5	MODE レジスタ152
2-6	テストレジスタ153
2-7	RESET コントローラ

3	RTCの	アクセス155
	3-1 時刻	の読み出し
	3-2 時間	十データの書き込み
	3-3 40	D他の設定について
4	サンプル	プログラム157
_		
	画面	<b>1制御</b>
_		4 1.0 1-1
<b>1</b>		の画面構成161
		ラフィック画面164
		Fスト画面164
		i 直面
	1-4 スプ	プライト165
	4770	14-B \ 14 1700
<b>U</b> Z		構成とアドレス配置166
		ラフィック画面の構成166
		アーレースと二度読み 167
		************************************
COLC		
		Fスト画面の構成
		<b>画面の構成</b> 173
	2-4 スプ	プライト画面の構成178
● 3	画面制御	181
	3-1 CR	TTインタフェースの構造
		面の ON/OFF, プライオリティ制御機構
		·  ▶グラフィックページ問ブライオリティ制御のからくり ·······192
		<b>町スクロール</b> 194
		▶グラフィック画面のスクロールと高速クリア制御のからくり198
		TC の特殊機能200
	3-5 ビラ	デオコントローラ <i>の</i> 特殊表示機能207
	3-6 カラ	ラーパレット213
- 4	CGRON	1 (キャラクタジェネレータ ROM)218
		(8 Fy F7 # 2 F F F F F F F F F F F F F F F F F F
		(16 FyF77x)F221
		V12 K L.Z.+.V.L

	4-4	12×24 ドットフォント223
	4-5	16×16 ドットフォント
	4-6	24×24 ドットフォント225
		***
	COL	JMN ▶ CGROM のパタン配置の実際
<b>5</b>	画面	モード制御
	5-1	
	5-2	ビデオコントローラ
	5-3	スプライトコントローラ
	5-4	
		pocini i rimiji.
<b>6</b>	サン	プルプログラム238
	6-1	テキスト画面スクロール (C1.C)239
	6-2	グラフィック画面 4 方向スクロール(C 2.C)239
	6-3	ラスタコピー機能によるテキスト画面スクロール (C 3.C)242
	6-4	グラフィック画面の高速クリア (C 4.C)245
	6-5	65536 色モードでの 4 プレーン独立スクロール (C 5.C)248
	6-6	768×512 ドットモードでの 65536 色表示 (V 1.C)250
	6-7	グラフィック画面 2 面とテキスト画面の半透明動作 (V 2 C)251
	6-8	BG 画面設定&スクロール (S1.C)252
		UMN ▶ CPU のアクセス可能な瞬間
_	COL	UMN ▶ CPUのアクセス可能な期間
-	COL	
•	COL	UMN ▶ CPUのアクセス可能な期間
•	t)	UMN ▶ CPUのアクセス可能な期間
• • 1	т ж 68	UMNトCPUのアクセス可能な期間 ~~254 ウンド機構 ~~259 1000のサウンド構成 ~~259
• 1 • 2	т ж 68	UMNトCPUのアクセス可能な期間
-	т ж 68	UMN ▶ CPUのアクセス可能は期間
-	т) х 68 FM	UMN ▶ CPUのアクセス可能ルが同 254  ウンド機構 259  1000 のサウンド構成 259 音源 261  OPM の内部プロック 261  スロットの基本構造 263
-	X 68 FM 2-1	UMN ▶ CPUのアクセス可能な期間
-	X 68 FM 2-1 2-2	UMN ▶ CPUのアクセス可能は期間 254  ウンド機構 259  1000 のサウンド構成 259  音源 261  OPM の内部プロック 261 スロットの基本構造 263 その他の部分の基本構造 263 OPM のアレス尼暦 266
-	X 68 FM 2-1 2-2 2-3	UMN ▶ CPUのアクセス可能ル共同 254  ウンド 機構 259  1000 のサウンド構成 259  音源 261  OPM の内部プロック 261  エロットの基本構造 263  その他の部分の基本構造 265  OPM のアドレス配置 266  OPM のアドレス配置 266
-	X 68 FM 2-1 2-2 2-3 2-4	UMN ▶ CPUのアクセス可能な期間
-	X 68 FM 2-1 2-2 2-3 2-4 2-5	UMN ▶ CPUのアクセス可能ル共同 254  ウンド 機構 259  1000 のサウンド構成 259  音源 261  OPM の内部プロック 261  エロットの基本構造 263  その他の部分の基本構造 265  OPM のアドレス配置 266  OPM のアドレス配置 266
• 2	X 68 FM 2-1 2-2 2-3 2-4 2-5 2-6 2-7	UMN ▶ CPUのアクセス可能な期間
• 2	X 68 FM 2-1 2-2 2-3 2-4 2-5 2-6 2-7	プンド機構 259 プンド機構 259 プンド機構 259 1000 のサウンド構成 259 音源 261 OPM の内部プロック 261 オニットの基本構造 263 その他の部分の基本構造 265 OPMのアドレス配置 266 OPMのフィトレジスク 267 OPMのライトレジスク 268 設定値と OPM 効所作の関係 269
• 2	X 668 FM 2-11 2-2 2-3 2-4 2-5 2-6 2-7 ADI	

	3-4 ADPCM データ 302
	COLUMN ▶ ADPCMのアルゴリズム(ADPCM 音声分析の手順) 303
_	000
•	SCC
<b>0</b> 1	SCC の概要
	1-1 SCC のデータ通信モード308
	1-2 ボーレートジェネレータ
	1-3 データの符号化314
	1-4 DPLL
	1-5 ローカルループバックとオートエコー機能316
	1-6 割り込み
	1-7 SCCのレジスタ
_	1- 12 10/ 1
•	キーボード/マウス 353
	,
0.1	キーボード/マウスの概要
<b>2</b>	キーボード/マウス関連ポート 355
	2-1 システムポート#2355
	2-2 システムボート#4356
● 3	キーボードからの入力データ357
4	キーボードへの出力データ358
	4-1 ディスプレイコントロール 359
	4-1 ディスプレイコントロール     369       4-2 マウスコントロール信号制御     369
	4-2 マウスコントロール信号制御359
	4-2 マウスコントロール信号制御     369       4-3 キーデーク送出計可禁止     361       4-4 ディスプレイコントロールモード     361       4-5 LEU明るき選択     362
	4-2     マウスコントロール信号制御     369       4-3     キーデータ送出許可/禁止     361       4-4     ディスプレイコントロールモード     361
	4-2 マウスコントロール信号制御     358       4-3 キーデータ送出計可禁止     361       4-4 ディスプレイコントロールモード     361       4-5 LED 明るを選択     362       4-6 本体からのディスプレイ制御の有効/無效選択     363       4-7 OPT.2キーによるディスプレイ制御評可/接上     363
	4-2     マウスコントロール信号制御     368       4-3     キーデーク波出計可禁止     361       4-4     ディスプレイコントロールモード     361       4-5     LED明るき選択     362       4-6     未体からのディスプレイ制御の有効/無効選択     983       4-7     OPT.2 キーによるディスプレイ制御的等可/禁止     363       4-8     キーリビート開始制御設定     364
	4-2 マウスコントロール信号制御     368       4-3 キーデータ送出許可/禁止     361       4-5 イスプレイコントロールモード     361       4-5 LED 明るを選択     362       4-6 米体からのティスプレイ制御の有効/無効選択     363       4-7 OPT.2 キーによるディスプレイ制御時可/禁止     363       4-8 キーリビート開始設定     364       4-9 キーリビート開始設定     364       3-9 キーリビート開発設定     364
	4-2     マウスコントロール信号制御     369       4-3     キーデーク送出計可禁止     361       4-4     ディスプレイコントロールモード     361       4-5     LED明るき選択     362       4-6     本体からのディスプレイ制御の有効/無効選択     363       4-7     OPT.2 キーによるディスプレイ制御的市イ放止     363       4-8     キーリビート開始制御記定     364
• 5	4-2 マウスコントロール信号制御     368       4-3 キーデータ送出許可/禁止     361       4-5 イスプレイコントロールモード     361       4-5 LED 明るを選択     362       4-6 米体からのティスプレイ制御の有効/無効選択     363       4-7 OPT.2 キーによるディスプレイ制御時可/禁止     363       4-8 キーリビート開始設定     364       4-9 キーリビート開始設定     364       3-9 キーリビート開発設定     364

	8-1 LED の明るさ指定 366 8-2 LED チェック 367
• 7	マウス制御
0	プリンタ 371
	7979
<b>0</b> 1	プリンタインタフェースの概要
	1-1 プリンタ制御タイミング
<b>2</b>	プリンタ関連ポート 373
-	2-1 プリンタデータボート 374
	2-2 プリンタストローブボート 374
	2-3 割り込み信号ステータス374
	2-4 割り込みマスク
	2-5 割り込みベクタレジスタ 375
•	ジョイスティック
•	ショイステイツク
• 1	
<b>•</b> 1	ジョイスティックインタフェースの概要 977
<b>•</b> 1	ジョイスティックインタフェースの概要
<b>•</b> 1	ジョイスティックインタフェースの概要 977
<b>•</b> 1	ジョイスティックインタフェースの概要 977 ジョイスティック関連ポート 979 2-1 ジョイスティック#1/#2 979
<b>•</b> 1	ジョイスティックインタフェースの概要 377 ジョイスティックドロ連ポート 379 2-1 ジョイスティックま1/#2 379 2-2 ジョイスティックコントロール 379
• 1 • 2	ジョイスティックインタフェースの概要 377 ジョイスティック関連ボート 379 2-1 ジョイスティックま 1/32 379 2-2 ジョイスティックコントロール 379 2-3 コントロールワード 381
• 1 • 2	ジョイスティックインタフェースの概要 377 ジョイスティックドロ連ポート 379 2-1 ジョイスティックま1/#2 379 2-2 ジョイスティックコントロール 379
• 1 • 2	ジョイスティックインタフェースの概要 377 ジョイスティック間連ポート 379 2-1 ジョイスティックオリ/#2 379 2-2 ジョイスティックコントロール 379 2-3 コントロールワード 381
• 1 • 2	ジョイスティックインタフェースの概要 377 ジョイスティック間連ポート 379 2-1 ジョイスティックま 1/12 379 2-2 ジョイスティックコントロール 379 2-3 コントロールワード 381
• 1 • 2	ジョイスティックインタフェースの概要 977 ジョイスティック同連ポート 979 2-1 ジョイスティック目1/12 979 2-2 ジョイスティック目1/12 379 2-3 コントロールワード 981 フロッピーディスク 987 FDD インタフェースの概要 887 FDD の仕権 989
• 1 • 2	ジョイスティックインタフェースの概要 977 ジョイスティック間連ポート 979 ジョイスティック間 1/4 2 379 2-1 ジョイスティック 1/4 2 379 2-2 ジョイスティックコントロール 979 2-3 コントロールワード 381 プロッピーディスク 387 FDD インタフェースの概要 387 FDD か仕様 388 FDD インタフェースの概要 788
• 1 • 2	ジョイスティックインタフェースの概要 377 ジョイスティック問連ボート 379 ジョイスティックドル 379 2-1 ジョイスティックドル 379 2-2 ジョイスティックコントロール 379 2-3 コントロールワード 381 プロッピーディスク 387 FDD インタフェースの概要 387 FDD インタフェースの概要 389 FDD インタフェースの概要 389 FDD インタフェース関連ボート 389 3-1 // ロコントローラの FDD 関連ボート 381
• 1 • 2	ジョイスティックインタフェースの概要 377 ジョイスティック間連ポート 379 2-1 ジョイスティックドル2 379 2-2 ジョイスティックコントロール 379 2-3 コントロールワード 381 プロッピーディスク 387 FDD インタフェースの概要 367 FDD の仕様 389 FDD インタフェースの概要 750 FDD の仕様 389 3-1 パンコントローラの FDD 関連ポート 391 3-2 OPM(YM 2151)の FDD 関連ポート 395
• 1 • 2	ジョイスティックインタフェースの概要 377 ジョイスティック問連ボート 379 ジョイスティックドル 379 2-1 ジョイスティックドル 379 2-2 ジョイスティックコントロール 379 2-3 コントロールワード 381 プロッピーディスク 387 FDD インタフェースの概要 387 FDD インタフェースの概要 389 FDD インタフェースの概要 389 FDD インタフェース関連ボート 389 3-1 // ロコントローラの FDD 関連ボート 381

	4-2 FDC のフェーズ遷移
	4-3 リザルトステータス
	4-4 トラックフォーマット
5	FDC のコマンド
	5-1 READ DATA コマンド
	5-2 READ DELETED DATA コマンド 407
	5-3 READ ID コマンド
	5-4 WRITE ID コマンド
	5-5 WRITE DATA コマンド
	5-6 WRITE DELETED DATA 37×F 410
	5-7 READ DIAGNOSTIC コマンド
	5-8 SCAN EQUAL/SCAN LOW OR EQUAL/SCAN HIGH OR EQUAL コマンド 412
	5-9 SEEK コマンド
	5-10 RECALIBRATE コマンド 416
	5-11 SENSE INTERRUPT STATUS コマンド
	5-12 SENSE DEVICE STATUS コマンド
	5-13 SPECIFY コマンド
	5-14 SET STANDBY コマンド
	5-15 RESET STANDBY コマンド
	5-16 SOFTWARE RESET コマンド
	5-17 FDCパラメータ/ステータス一覧
<b>6</b>	サンプルプログラム423
	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
_	
	SASI 429
	SASI
<b>0</b> 1	SASIバスの概要
	1-1 SASIディスクの構成
	1-2 SASIバス信号
	1-3 SASIバスのフェーズ遷移
	1-4 SASIのベス動作 436
	1-5 SASIインタフェースポート一覧
	1-6 SASIのコマンド
	1-7 SASIの主要コマンド

•	SC	SI 455
<b>1</b>	SCSI	)概要
	1-1 S	CSIバスの構成
	1-2 S	CSIバス信号
	1-3 S	CSIバスのフェーズ遷移
	1-4 S	CSI のバス動作
<b>2</b>	X 68000	) の SCSI インタフェースの概要
	2-1 S	CSI関連ポート, 割り込み 486
	2-2 IF	L-ROM の内容
	2-3 S	RAMの内容466
	2-4 S	CSI 装置のメディアバイト
		CSI デバイスパラメータ
		CSIハードディスクの管理情報469
		CSI コントローラと DMA
3		SCSIプロトコルコントローラ) 470
		PC のレジスタ一覧
		DID レジスタ
		CTL レジスタ
		CMD レジスタ476
		ITS レジスタ
		SNS レジスタ480
		DGC レジスタ
		STS レジスタ
		ERR レジスタ
	3-10 P	CTL レジスタ
<b>4</b>	SPC の	転送モード 485
5	SPC 0	コマンド486
	5-1 B	us Release コマンド
	5-2 S	elect コマンド
		et ATN コマンド
		eset ATN コマンド
		ransfer コマンド 489
		ransfer Pause コマンド 490
		et ACK/REQ コマンド490
	5-8 P	eeet ACK/REO コマンド

● 6	SCSIの主要コマンド
	6-1 SCSI コマンドの一般形 491
	6-2 SCSIコマンドのコード
	6-3 SCSIの主要コマンドの内容 493
<b>0</b> 7	ステータスパイト
● 8	センスデータ502
<b>9</b>	メッセージデータ
	9-1 IDENTIFYメッセージ 505
	9-2 拡張メッセージ 505
<b>0</b> 10	サンプルプログラム508
	システムポート
_	, , , , , , , , , , , , , , , , , , ,
- 4	)
W 1	システムポートのアドレス配置
	1-1 システムポート#1517
	1-2 システムポート#2518
	1-3 システムポート#3519
	1-4 システムポート#4519
	1-5 システムボート#5
	1-6 システムボート#6520
おわ	1-6 システムボート# 6
参考	) i.zs21

## メモリマップ

X 68000 の CPU である 68000 には 80X86 のような I/O 空間 はなく、16 M のメモリ空間があるだけです。ここでは X 68000 で、このメモリ空間をどのように割り振っているか について説明します。


## ● ¶ メモリマップ

X 68000 のメモリマップを 20 ページの図1 に示します。CPU の持つ 16 M バイトのメモリ 空間のうち、0 香地からSBFFFFF までの 12 M バイト分がメインメモリの領域、SC 00000 以 除がグラフィック両面やテキスト画面の VRAM や I/O、IPL-ROM の領域となっています。

# 9 IPLイメージ

68000 という CPU はリセットが解除されると、\$000000 番地と\$000004 番地から SSP(ス ーパーパイザスタックポインタ)と PC (プログラムカウンタ) の初期値を読み出して、動作を 開始します。X 68000 の場合、0 番地側はメインメモリ領域となっていますので、何も細工を

#### ●図……1 X 68000 のメモリマップ



しないと、CPU はりセット直接に DRAM 上の不定のデータを読み出し、 機走してしまいま す。そこで、X 68000 では5000000~5000FFF の 64 K バイトの領域は、電源投入直後やリセットスイッチによるリセット直接にかぎり、IPL-ROM 領域のSFF0000~SFFFFF の領域 がそのまま見え(どちらからアクセスしても ROM の間し領域が密める)、SFF0000~SFFFF FF の領域がアクセスされると、この領域が DRAM 領域に切り替わるようにしています。この 機構は、電源 ON やリセットスイッチによるリセットがかかったときだけ働くようになってお り、RESET 命令などを実行しても、0 番地から IPL-ROM の内容が認めるようにはなりません。



## メインメモリ

X 68000 は最大 12 Mバイトのメインメモリを持つことができます。この領域のうち、0番地からの1 Mバイト分は、初代機以来すべての機種で標準装備されています。\$100000 から\$1 FFFFF までの1 Mバイト分は、標準で搭載しているものとオプションになっているものとがありますが、オプションに設定されているものであっても、本体内部で増設できるようになっています。

\$200000 番地以降の分の増設は、XVI以外の機種では拡張スロットにメモリボードを差し込んで行います。XVIは本体内部で8Mバイトまで増設できるようになっています。

# •4

## グラフィックVRAM

 モリがなくても、メモリ空間は実画面の最大サイズ、1024×1024ドット分あるわけです。

# ラキストVRAM

テキスト VRAM は512 Kバイト分が実装されています。テキスト画面は、1024×1024 ド ットの画面が4プレーンという構成になっており、グラフィック画面のように無効なビットが ないため、メモリ空間上も512 Kバイト分となっています。

## ● 6 システム 1/〇領域

システム I/O 領域には、CRTや FD, FM 音源などの周辺機器制御用のデバイスや、スプライト用のメモリなどが配置されています。

# ● **7** ユーザ I/O, SRAM

ユーザオリジナルの拡張ボードなどで使用できる領域として、SEC0000~SECFFFFの64 Kバイト分が割り当てられています。この領域はユーザが自由に使用でき、アクセスもユーザ モードから行うことができるようになっています。

SRAMはバッテリバックアップされているメモリで、電源を切っても、内容が保持されています。 搭載されているメモリのサイズや画面の色の抑制値など、システムのセットアップ用のデータを保存するなどの用途に使用されています。

# GROM

CGROM (キャラクタジェネレータ ROM) は、英軟字、漢字などの文字のパターンが書き込まれているメモリです。 X68000 のテキスト画面はヒットマップ方式であり、一種のグラフィック画面ですから、任意の文字パターンを表示できます。 CGROM の中には  $8\times 8$ 、 $8\times 16$ 、 $12\times 12$ 、 $12\times 24$  のドット構成の英数字と、 $16\times 16$ 、 $24\times 24$  ドット構成の英字の、計6種類のマンパターンが用意されています。

# 9 IPL-ROM

CPU がリセット直後から実行するプログラムを書き込んでおく ROM です。 X 68000 では 空き番地に基本的な人出力サプルーチン (IOCS) などが収められています。 Human 68 Kの 切断のパージョンでは、この ROM 内の IOCS を利用していましたが、現在は内容を 19 洗練 した IOCS. X などを RAM 上に読み込んで、そちらを使うようになったため、IPL-ROM は 周辺デバイスの基本的なも明確定と FDや FID からの起動処理程度にしか使われていません。

# **DMA**


CPUを介さずにデータ転送を行う DMA は、割り込みでは応答するのが難しい高速なデータ転送や、CPU の処理動作とは独立したデータ転送処理をサポートします。ここでは、DMAの取り扱いについて説明します。

# ●1 概要

DMAC(タイレクトメモリアクセスコントローラ)は、メモリや I/O のデータ転送を、CPU になりかわって行う IC です。CPU を介きずに直接(ダイレクトに)データ転送を行うことから、このような名前がついています。通常、CPU には外部からの要求信号によって現在実行中動脈できりのよいところで中断し、動師していた線(マス)をすべて電気的に切り離し、要求したデバイスにバスを解放する機能があります。もちろん、要求を取り下げれば、CPU は中断していた動作を再開します。DMAC は、この機能を利用してデータの転送を CPU のプログラム実行に影響を与えずに行います(もちろん、データの転送元、転送先、転送する量などは、あらかじめ DMAC に設定しておくを要があります)。

26 ページの図1に DMAC による I/O からメモリへのデータ転送動作の例を示します。I/O からデータの転送要求が発生すると、DMACは CPU にパスの解放要求を行い、データの転送 を実行した後、パス解放要求を取り下げるという動作を行います。この動作は純粋にハードウ エア的に行われ、CPU がパスを取られる分だけ、プログラムの実行速度が落ちる以外はソフト ウェアの動作には何の影響も与えません。

#### ●図……1 DMAC の動作概要




DMACの動作は、アプリケーションが気づかないところでデータ転送が行われるという点だけを見ると、割り込みによるデータ転送と似ていますが、ソフトウェアによる転送では CPU がどのデバイスからの割り込みであるかの物定やレジスタの待選や復帰などの処理をする時間がかかるのに対して、DMAによる転送では要求が発生した時点で CPU がバスを使っていても、そのサイクルが終了したところで、すぐに転送が開始されるため、要求発生から実際の転送が開始されるまでの時間は DMA のほうが圧倒的に短く、高速のデータ転送が可能です。

X 68000 では、高速なデータ転送を要求される FD、HD、ADPCM に DMA を利用しています。

## 2 DMACのチャンネル 割り付け

図 2 に X 68000の DMAC のチャンネルの割り付けを示します。 X 68000 で採用された DMAC (HD 63450) は4つのチャンネルを持っており、このうちチャンネルま0。 # 1、# 3の 3つがそれぞれ FD、HD、ADPCM に割り付けられています。 残るチャンネル# 2 は銀用されておらず、REQ (DMA 転送要求信号)、ACK (応答信号)、PCL (汎用入力信号) などは拡張スロットに配縁されています。このチャンネルはメモリーメモリ関係送や拡張ボードで利用することができます。

#### ●図……2 X 68000 の DMAC チャネル割り付け



- \* 全チャンネルともデュアルアドレスモードで使用する
- \* チャンネル # 0, # 1, # 3 は、外部転送要求、サイクルスチールモードに設定すること
- \*チャンネル#2はユーザ解放(メモリーメモリ転送にも利用可)

# •3

## DMACのレジスター覧

図3に X 68000 に採用された DMAC, HD 63450 の持つレジスタ一覧を示します。

各チャンネルごとに 17個 (GCR は DMAC 全体に関係する設定を行うものなので、チャン ネルギ3 用の空間であるSE 840 FF だけにあります)のレジスタがあります。これらのレジスタ のうち、CER はリードオンリー (読み出しのみ)ですが、それ以外のレジスタはすべてリード/ ライトとも可能となっています。

これらのレジスタのうち、転送元や転送先のアドレス指定に使用されるのが MAR と DAR、 転送オペランド数を指定するのが MTC です。メモリーI/O間の転送を行う場合にはメモリア ドレスを MAR で、I/O アドレスを DAR で指定します。

また、BARとBTCは複数ブロックの転送機能を利用するときに使用されます。その他のレジスタについては後で説明します。

# •4


## DMACの動作モード

HD 63450 は多くの動作モードを持っています。1オペランド (転送元から転送先への1回 分)のデータの流し方で2通り、転送要求の発生方法や一度パスを持ったら一気に転送するか、 1回ことに CPU にパスを返すかといった1ブロック分の転送のモードで8通り、不逆統なア ドレスへの転送をサポートする複数プロックの転送機能で3通りの動作モードかあります。

X 68000 では#0, 1, 3の各チャンネルは用途が決まっており、設定内容も一部は固定となっていますが、チャンネル#2 はさまざまな動作モードが悪べるようになっていますので、ここでも一通りすべての動作モードを説明しておくことにします。

なお、DMAC による転送はメモリー I/O、 $I/O \rightarrow J$ モリ、メモリ $\rightarrow J$ モリ、 $I/O \rightarrow I/O$ の 4 通りが考えられますが、話をかんたんにするため、ここでは  $I/O \rightarrow J$ モリの転送動作で説明 することにします。







## 0・1 1オペランド分の転送モード

DMACの動作を転送パス上のデータの流れで見ると、データをいったん DMAC 内部に取 り込み、次に DMAC から書き込み動作を行うデエアルアドレスモードと、DMAC はメモリア ドレスを発生し、データは直接 I/O からメモリに流してしまうシングルアドレスモードに分類 できます。それぞれの動作を図4と図5に示します。

#### ●図……4 デュアルアドレスモード (I/O↔メモリ転送) (メモリ↔メモリ)



#### ●図……5 シングルアドレスモード(I/O↔メモリ)



デュアルアドレスモードの場合、DMACはCPUによるアクセスと同じようにアドレスを 与えて I/Oからデータを読み取り、メモリへ許き込みを行います。I/Oのアドレスとメモリの アドレス、転送回数はそれぞれ DAR(デッイスアドレスレジスタ)、MAR(メモリアドレス レジスタ)、MTC (メモリトランスファカウンタ)で指定します。I/Oアドレスとメモリアド レスの2つのアドレスを用いるため、この動作をデュアルアドレスモードと呼んでいます。 1 回の転送が終わった後、DAR、MARを変更(増加/減少)するように設定されていれば、自 動館に内容の更新か行われます。MTCは、1回の転送が終わるたびに1ずつ減らされていき、 0になると転送動作は終了します。

デュアルアドレスモードは、周辺のハードウェアから見れば、CPUによるアクセスとなんら 変わりませんので、I/O とメモリの間だけではなく、メモリーメモリ間や I/O-I/O 間の転送 も可能です。

シングルアドレスモードの場合、DMAC はメモリアドレスしか発生せず、I/Oに対しては ACK 信号でデータ出力を要請します。I/O とメモリは同じデータバスにつながっていますか ら、このデータはそのままメモリにも届きます。データを I/O が、アドレスと書き込み制御を DMAC が分担することで、1回のバス動作でデータ転送が挙行するため、デュアルアドレスモ

#### ードよりも高速のデータ転送が可能です。

ただ、シングルアドレスモードは、I/Oが8ビット幅でメモリが16ビット幅というように、 ビット幅が現なるときには、DMAも認めときだけ、偶数番地はアータンズの上位8ビットを、 奇数番地は下位8ビットを利用するような細工が必要になるため、ハードウェアがやや複雑に なります(テュアルアドレスモードのときには、このような処理はDMACが行ってくれます)。 また、シングルアドレスモードでは、その原理上、メモリーメモリ転送は行えません。

X 68000 では、各チャンネルともデュアルアドレスモードを利用するようになっています。

## 0.2 1ブロック分の転送モード

HD 63450 の転送モードを図6に示します。

1 ブロック分の転送モードは、要求の発生源に注目すると、転送要求が毎回外部から与えられる外部要求成送モード、DMAC 内部で自動的に転送要求を発生するオートリクエストモード、最初のオペランドだけはオートリクエストで、以後は外部要求応送で動作するモードの3 種類に分類できます。さらに、これらをバスの使い方で分類することで計8種類の転送モードに分類されます。

■図……6 1プロック分の転送モード

転送モード		動作の概要
	ホールドなしサイクルスチールモード	要求をエッジで検出する 転送後,次の要求がなければバスを放す
外部要求転送	ホールド付きサイクルスチールモード	要求をエッジで検出する 転送後一定期間バスを持ったまま次の要求 を待つ
	バーストモード	要求をレベルで検出する REQがLowになっている間連続して転送 する
	最大速度	バスを持ったまま,最後まで転送する
オートリクエスト	限定速度	GCRで規定される比率で定期的にバスを解 放する
オートリクエスト+外部転送要求		転送スタート数,1語目の転送はオートリク エスト。2語目以降は外部要求転送

### ○·○1 外部要求転送モード

外部要求転送モードは、さらにホールドなしサイクルスチールモード、ホールド付きサイク ルスチールモード、バーストモードに分類されます。それぞれの動作タイミングの概略を図7 に示します。

ホールドなしサイクルスチールモードはもっとも一般的な転送モードで、X 68000でも、 FD、HD、ADPCM のどれも、このモードで利用します。REQ (転送要求) 信号を立ち下が りエッジ 信号の High から Low への変化 でとらえ、転送終了時に次の要求が発生していな ければすぐに CPII にバスを返します。


#### ●図……7 外部転送要求モードによる DMA 動作



(A)ホールドなしサイクルスチールモード



(B)ホールド付きサイクルスチールモード



(C)バーストモード

ホールド付きの場合には、転送か終了してもすぐには CPU にバスを戻さず、次の要求がにな いかどうか、しばらく様子を見ます。 様子を見ている間に次の要求がくれば、ホールドなしの 場合のようにふたたび CPU とバスの交換をする手間がかからない分だけ効率がよくなります が、こない場合にはただよけいな時間がかかるだけになってしまいます。

バーストモードは、REQ信号をレベルで判定し、REQ信号がLowになっている間、連続 して転送を行います。要求が発生したら、転送サイズ分だけ一気に取り込むような用途に適し たモードです。

## 0.02 オートリクエストモード

オートリクエストモードでは、DMAC内部のレジスタの転送スタートピットを CPU が1 にすることで転送が開始されます。転送要求を自分自身で発生させるため、このモードをオー (自動) リクエストモードと呼んでいます。オートリクエストモードには最大速度と限定速 度の2種類の動作モードがあります。それぞれの動作タイミングの概略を図8に示します。

最大速度の場合には、いったん転送が開始されると、転送が終了するまでCPUにバスを返しません。データ転送速度は速くなりますが、大量のデータを最大速度で転送すると、長時間 CPUが動けなくなってしまうという問題があります。

これと対照的なのが限定速度モードです。限定速度の場合には DMAC は定期的にバスを

#### ●図…… 8 オートリクエストモードによる DMA 動作



(B)限定速度

35

CPUに返し、バスの使用率があらかじめ設定された値になるように調整しながら動作します。 限定速度での転送速度は当然最大速度よりは劣りますが、CPUが動作しながら転送動作が行 えるため、システム全体としては都合のよいことも多くあります。

## 0.3 複数ブロックの転送モード

通常、DMA 転送は、コントローラに設定した分(1 ブロック分)の転送を実行すると動作を 終了し、CPUが次の設定を行うまで動作を停止したままになっています。複数ブロックの転送 が必要な場合には、CPUが DMAC からの割り込みや動作ステークスによって転送終すを検 起し、新しい転送アドレスなどを設定する手間がかかります。DMA 転送はこの間止まってし まいますから、複数ブロックへの転送が発生することがあらかじめわかっているときには、こ れはまったく無駄な時間になります。X 68000 の DMAC、HD63450 は、このような問題に対 応して複数のブロックを連続して転送する機能をサポートしています。ただし、この機能では 次々に設定できるのは MARと MTC だけで、DAR は初期設定のまま全転送が終了するまで 変更できません(インクリメント/デクリメントの指定されていれば、全転送が終了するまでイ ンクリメント/デクリメントしつづけます)。

HD63450の複数ブロック転送機能は、継続動作、アレイチェイン、リンクアレイチェインの 3 種類があります。次に、これらの機能を見ていきましょう。

### **②・◎ 1** 継続動作モード


継続動作モードは、DMACか転送を実行している間に、次のメモリアドレス、転送カウンク、 ファンクションコードを BAR、BTC、BFC レジスタに設定する方法です。DMACは、1 プロック分の転送か終了すると、書き込まれた内容を MAR、MTC、MFCに取り込み、すぐに次の転送を開始します。この時点で CPUは、次のアドレスやカウント値を設定することができるようになります。

## ○・○2 アレイチェインモード, リンクアレイチェイン モード


アレイチェインモードとリンクアレイチェインモードは、メモリアドレスと転送カウンタの データを示すテーブル(転送情報テーブル)をメモリ上に用意しておき、この先頭アドレスを BARに設定しておくと、DMAC 自体が次々に読み取って複数プロックの転送を行うモードで す。継続動作モードでは、あくまでも1プロック分の転送終了ごとに CPUによる再設定が必要 なのに対し、アレイチェインモードとリンクアレイチェインモードの両モードは、よりインテ リジェントを動作モードであるといえます。

アレイチェインとリンクアレイチェインの大きな違いは、転送ブロック情報テーブルの構造 と動作終了条件にあります。各モードの転送情報テーブルの構造を図9に示します。

#### ●図…… g アレイチェインとリンクアレイチェインモードの転送情報テーブル



アレイチェイン



リンクアレイチェイン

アレイチェインモードでは、各転送情報が建競したアドレスに促置され、DMACのBTCで 転送するプロックの数(転送情報テーブルの数)を指定します。1プロック分の転送が終了す るごとにBTCの値は減らされていき、0になると動作終了となります。

リンクアレイチェインモードでは、1プロック分の転送情報テーブルの後に次の転送情報テーブルのアドレス(リンクアドレス)が書き込まれています。DMACは、このリンクアドレスをたどって次の転送情報を得るわけです。リンクアドレスが0になっていると、転送を終了します。このため、リンクアレイチェインモードではBTCは使用されません。リンクアレイチェインモードは、アレイチェインモードのように転送情報テーブルを連続したアドレスに配置する必要がなく、自由度が高いモードであるといえます。

アレイチェインモードとリンクアレイチェインモードの違いを図 10 にまとめておきました ので参考にしてください。

#### ●図……10 アレイチェインモードとリンクアレイチェインモードの比較

転送モード	アレイ チェインモード	リンクアレイ チェインモード
BARの内容	転送情報テー ブルの 先頭ア ドレス	同左
BTCの内容	転送ブロック の数	〔使用されない〕
転送情報テー ブルの内容	転送アドレス 転送語数	転送アドレス 転送語数 リンクアドレス
転送終了条件	BLC=0	リンクアドレス =0

# ● **5** DMACのレジスタの内容

DMAC, HD 63450 は多くのレジスタを持っていますが、設定そのものはそれほどむずかし いものではありません。ここでは DMAC の持つ各レジスタの内容について説明し、具体的な 設定方法について解説していくことにしましょう。

なお、説明やレジスタのビット配置は、X 68000 の db. x で見るときに都合のよいように、 別々のレジスタであっても、1ワード単位で読み出すことができるものについてはワード単位 で扱っています。これらのレジスタは読み出しを行うときはワード単位でもかまいませんが、 書き込みはワード単位で行えないものもあります。たとえば、CCR レジスタの STR ピットな どは、ワードアクセスで17をセットしようとすると、動作タイミングエラーになってしまいす。 よっとくに意味のないかぎり、各レジスタごとにアクセスするようにしたほうがよいでしょう。

## 0.1 CSR, CER

CSR (チャンネルステータスレジスタ) と CER (チャンネルエラーレジスタ) のビット配置 を図 11 に示します。

CSR はチャンネルの動作状態や PCL ラインステータスを示すもので、CER はなんらかの エラーが発生したときにエラー内容の詳細を示すために使用されます。

CSR のうち ACTと PCS 以外のビットは、いったん '1'になると、そのビットを '1'に したデータを書き込むか、リセットがかかるまで'1'のままになります。とくに COC、BTC、 NDT、ERR、ACT ビットが'1'になっているときには次の転送動作を行うことができません (動作タイミングエラーになる)ので、使用前にチェックしてクリアするようにしてください。

#### **③・01** COC (チャンネルオペレーションコンプリート)

COC ピットはチャンネルの動作が終了したときに Trになります。 再度、そのチャンネルを 使用するときには COC ピットをクリア (0'にする) しておかなければなりません。クリアせ ずに次の転送を開始しようとすると、動作タイミングエラーになります。


## **②・① 2** BTC (ブロックトランスファコンプリート)

BTC (ブロックトランスファカウンタ) レジスタと名称が同じなので、混同しないように気 をつけてください。本書では、たんに BTC とした場合には BTC レジスタを指し、CSR の BTC ビットの場合には 'BTC ビット' と表記することにします。

BTC ピットは継続動作を行っているとき (CCRのCNT ピットを'1'にしているとき) に MTCが0になるとセットされます。つまり、継続動作モードのときに1ブロック分のデータが 転送し終わったことを示すのがBTC ピットというわけです。

BTC ビットも、再度 CNT ビットを '1' にして継続動作を再開させる前にクリアしておかな

●図……11 CSR: チャンネルステータスレジスタ CER: チャンネルエラーレジスタ (+snn)



### ⑨・**03** NDT (ノーマルデバイスターミネーション)

HD 63450 には、DMA 要求を行った I/O デバイスが全データの転送を終了したことを示す ために、DONE 信号ピンが用意されています。NDT ピットは、この信号によって DMA 転送 か終了したことを示す信号です。

NDT ビットも、再度 DMA 転送を行う前にクリアしておかないと、動作タイミングエラーになります。

### **0.04** ERR (エラー)

なんらかのエラーが発生すると 'l' になります。このとき、エラーの内容が CER レジスタに セットされています。

ERR ビットも、次の転送を行う前にクリアしておかないと、動作タイミングエラーになります。

## **9.05** ACT (チャンネルアクティブ)

ACT ビットはチャンネルが動作中であることを示すビットです。CCR の STR(スタート) ビットがセットされ、転送動作が開始すると T' になり、転送か終了すると T' になります。COC ビットと似ていますが、COC ビットがたんにチャンネル動作の終了を表すだけであり、ソフトウェアで T' につりアされるのに対し、ACT ビットはチャンネルの動作中だけ T' になるという点が異なります。

#### ④・●6 DIT(DONE入力トランジッション)

DONE 付きの複数ブロック転送モードが選択されたとき (OCR の BTD ビットが '1' に設定する), DONE 入力によるブロックの転送の中断が起こると '1' になります。

#### **9.07** PCT (PCLトランジッション)

HD 63450 には各チャンネルごとに汎用の入出力ラインとして PCL ピンが用意されていま す (このピンの機能は DCR の PCL ピットや DCR の DTYP ピットで決められます)。 PCT ピットは、この信号ピンがどのようにプログラムされているかに関係なく、Highから Lowへ の繋化があると 'T にセットされます。

X 68000 では、チャンネル# 0 の PCL に外部ピアオ信号の垂直同期信号が、チャンネル# 3 の PCL には ADPCM の DMA 要求信号が終続されています。

## **0.08** PCS (PCLラインステータス)

PCS ビットは PCL ビンの状態がそのまま読み出されます。PCL ビンがどのようにプログ ラムされているかには関係ありません。PCL ビンが High なら '1'、Low ならば '0' になりま す。

#### 0.09 ERROR CODE

CSR の ERR ビットがセットされたとき、CER にはエラーの内容を示すデータが入ります。 それぞれのエラーステークスと、発生する要因を次に示します。

#### 1)コンフィグレーションエラー

- ・チェインモード時に CNT (継続動作指示) ビットがセットされたとき
- ・シングルアドレスモード (DCRのDTYPビットで指定) 時にデバイスポートサイズ (DCRのDPSビットで指定) とオペランドサイズ (OCRのSIZEビットで指定) が一致 していない場合
- ・デュアルアドレスモードで外部転送要求 (OCR の REQG ビット='10'または'11') のと き、デバイスポートサイズを 16 ビット、オペランドサイズを 8 ビットに設定したとき
- ・DCR, OCR, SCR の各ピットに未定義の値をセットした場合
- ・デュアルアドレスモードでデバイスポートサイズが8ビットのとき以外に、OCRの SIZE ビットに '11' を設定した場合

#### 2)動作タイミングエラー

- ・チェインモードでSTRビット (CCRレジスタ) と ACTビット (CSRレジスタ) の両 方ともセットされていないときに CNTビットをセットした場合
- CSR中のCOC、BTC、NDT、ERR、ACTのいずれかのビットが'1'になっているときにSTRビットをセットした場合
- STRビットか ACT ビットが 'I' になっている (チャンネルが動作を開始している) ときに DCR、OCR、SCR、CCR、MAR、DAR、MTC、MFC、DFC のいずれかに書き込みを行った場合
- ・ BTC ピットと ACT ピットが '1' になっているときに CNT ピットをセットした場合

#### 3)アドレスエラー

- ワードやロングワードオペランドの転送を奇数番地から行おうとした場合(実際にアクセスが行われた時点でエラーが発生する)
- DMAバスサイクルのときにDMAのCSビンやIACKピンをLowにした場合 (X 68000ではハードウェアの故障でもないかぎり、このようなことは起こりません)

#### 4)パスエラー

· DMA がバスを使用しているときにバスエラーが発生した場合

#### 5) カウントエラー

- ・チェインモード以外のときに MTC レジスタに 0 を設定し、STR ビットをセットしたとき (0 パイトの転送を行おうとしたとき)
- ・アレイチェインモードモードで BTCに 0 を設定したまま、STR ビットをセットした場合
- チェインモード, コンティニューモードのときにメモリ (チェインモード時)や BTC (継続動作モード時)から MTC に 0 がロードされたとき

#### 6)強制終了

PCLがアボート入力信号としてプログラムされており、STRビットか ACTビットが'I' になっているときにアボート信号を与えたとき

#### 7)ソフトウェアアボート

STR ビットか ACT ビットが '1' になっているときに CCR レジスタの SAB (ソフトウェアアボート) ビットがセットされたとき

# 9.2 DCR, OCR

DCR (デバイスコントロールレジスタ) と OCR (オペレーションコントロールレジスタ) のピット配置を 44ページの図 12 に示します。DCR は、DMAC に接続される I/O デバイス の種別や PCL ピンの機能を設定するために、OCR は DMAC の転送モードを設定するために 使用されます。

## ⑤・②1 XRM(エクスターナルリクエストモード)

XRM は外部要求転送のときの転送モードを設定するのに使用します。この設定が有効になるのは、OCR レジスタの REQG ビットが 10 か 11 になっているときです。 Human 68 K では、チャンネル $\sharp$  0 、3 とも 10 (ホールドなしサイクルスチールモード) で使用していませ

## **0.02** DTYP(デバイスタイプ)

DMAC に接続されている I/O のアクセス方法を設定します。設定値 '00' および '01' はデュアルアドレスモード, '10' と '11' はシングルアドレスモードの動作になります。


'00'は 68000 の信号をそのまま使ったようなデバイスで、CPU でもリード/ライトできるようなものに適用します。メモリはこのタイプに分類されます。X 68000 の場合、内部 I/O もすべてこのタイプですから、通常は '00' 以外を設定することはありません。

'01'の 6800 タイプというのは、モトローラの8 ビット CPU である 6800 月の間辺テバイス をつないだときに設定するモードです。このとき、DMACの PCL ラインは 6800 タイプのデ バイスが動作タイミングを取るための E クロックの入力端子として動作するようになります (PCL ビットによる設定は無視されます)。6800 ファミリーはかなり古いデバイスということ もあり、X 68000 用の放張ポードなどで使用されることはまずないと思われます。

'10'と'11'はともにシングルアドレスモードです。 X 68000 では基本的にシングルアドレス モードのサポートはうたっていませんから、拡張ボードで使われることもまずないと思われま す。したがって、以下の説明は読み飛ばしてもかまいません。

'10' と '11' の違いは、I/O デバイスと DMAC との間の転送タイミングの取り方にありま す。'10' のときには DMAC から I/O に対して ACK 信号を返すことで I/O 側はデータの入

●図……12 DCR:デバイスコントロールレジスタ OCR:オペレーションコントロールレジスタ (+\$04)



出力を行います。'11'は I/O 側の応答が遅く、DMA が出力してくる ACK 信号のタイミング では間にあわない場合に使用されるモードです。I/O から DMAC に対してデータの入出力準 備ができるまで待ってもらう信号 (READY 信号) を出力することで、DMAC にウェイトを かけるわけです。DMAC 側では、PCL ラインがこの READY 信号の入力ビンとなります。 '11' に設定したとき、PCL ビットによる設定は無視されます。'10' と '11' のどちらに設定す るかはハードウェアの作り 方で決まります。

#### **9.03** DPS(デバイスポートサイズ)

接続されている I/O が8 ビットボートであるか、16 ビットボートであるかを決めるビットです。デュアルアドレスモードのときは、DAR (デバイスアドレスレジスタ) でアクセスされる側のデバイスが8 ビットアクセスしかできないのか、16 ビットアクセスもできるのかを設定することになります。DPS が0 なら8 ビットボート、1 ならば16 ビットボートであることを示します。メモリは16 ビットボートの掛いたなります。

X 68000 の場合、FD、HD、ADPCM はすべて 8 ビットボートです。テャンネル# 2 を使っ たメモリーメモリ間接送は通常 16 ビットボートに認定して行いますが、256 色や 16 色モード のときのグラフィック画面のように、上位ビットが意味を持たないようなときには 8 ビットボ ートに設定して転送を行うことができます。

DPSが'0'(8ビットボート)に設定されており、DARが変化するように設定しているとき には転送先の番地が2番地おきになることに気をつけてください。46ページの図13にメモリ からDPSを'0'に設定したデバイスへの転送がどのように行われるかを示します。


DAR の初期値が偶数の場合には上位8 ピット、奇数の場合には下位8 ピットだけを飛び飛びにアクセスしていくような動作になります。X 65000のグラフィック画面では16 色や256 色モードのときも1 ドットは1 ワードであり、上位ビットを無視するようになっているため、DPS を  $^{4}$  いてして DMA 板送する方法が収えます。

#### **⑤・② 4** PCL(ベリフェラルコントロールライン)

DCR の DTYP ビットが '01' (6800 パスタイプ) 以外のときに、DMAC の PCL ビンの機能を設定します。

'00' や '01' に設定したとき、PCL ビンはステータス入力ピンとなります。'01' に設定した ときは PCL ビンの立ち下がり (High から Low への変化) で割り込みが発生します。PCL ビ

#### ●図……13 デバイスポートサイズが 8 ビットのときの転送



ンによる割り込みであることは、割り込み処理ルーチンの中で CSR を読むと、PCT ビットが立っていることから判断することができます。

'10'に設定すると、PCL ピンはチャンネルがアクティブになったことを外部に示す出力信号 として動作します。PCL ピンは通常 High レベルですが、チャンネルがアクティブになった後、 4 クロックサイクルの間だけ Low となります。

'11' に設定されると、PCL ピンは DMA 転送の強制終了 (ABORT) 入力信号ピンとして 動作するようになります。この信号によって DMA 転送か終了するとエラー扱いとなり、CSR の ERR ビットが '1' になり、 CER には\$10 (外部強制停止) がセットされます。

## 9·05 DIR (ディレクション)

DMAによるデータの販送方向を設定します。このビットを '0' にするとメモリから I/O へ の転送。 1' にすると I/O からメモリーの転送を行います。デュアルアドレスモードのときに は、'0' にすると MAR (メモリアドレスレジスタ) で示される番地から DAR (デバイスアド レスレジスタ) で示される番地への転送、'1' にすると遊方的への転送になります。

#### **⑤・② 6** BTD(DONE付き複数ブロック転送)

HD 63450 には、複数プロックの転送時に DONE 入力を使ってそのプロックの転送を中断 し、強御的に次のプロックの転送に移る、DONE 付き複数プロック転送の機能があります。こ のビットが 'l' になっていると、このモードが選択されます。

#### **3.07** SIZE (オペランドサイズ)


データの転送を行う単位を、バイト (8 ビット)、ワード (16 ビット)、ロングワード (32 ビット) のいずれにするかを設定するビットです。ただし、オペランドサイズが8 ビットのときには、DMAC はバスの使用効率を上げるため、可能なかぎりデータをまとめて転送するバック動作を行いますので、バス上の実際の動作が SIZE の指定どおりになっていないことがあります。

たとえば、SIZEが8ビット、DPSが8ビットに設定されており、転送バイト数が2バイト 以上あり、次にアクセスするメモリ番地が偶数という場合を考えてみます。

この場合、メモリへはワード単位でアクセスできるため、DMACは I/O アクセスを 2 回、メモリアクセスを 1 回という転送サイクルを実行します。 48 ページの図 14 にパック動作が行われないときと行われた場合との I/O からメモリへのデータ転送の例を示します。パック動作が行われると、I/O から 2 回読み取った後でメモリへ審き込むようにすることでメモリへのアクセスを 1 回分節約するわけです。 進方向 (メモリから I/O) への転送ならば、メモリから P・単位で読み取った後、I/Oへのバイトアクセスを 1 回行い、次の I/O アクセスは失ほど読み出しておいたデータを I/O に転送することで、メモリアクセスを 1 回節約するわけです。

ワードアクセスする側(先ほどの例ではメモリ)のアドレスが含数であった場合や、ワード アクセスする側のアドレスが変化しないように設定されている(SCRの MACや DACで設 定する)場合にはバック動作は行われず、SIZEの設定どおりバイト単位で転送が行われます。

SIZE ビットの '11' の設定は、先ほどの例のような8ビットボートとメモリの間のデータ転送時のパック動作を禁止し、必ずバイト単位で1/0 とメモリを1回ずつアクセスするようにするものです。X 68000 の DOS. Human 68 K では、チャンネルギ0、#1、#3とも SIZE ビッ



48

## **⑤・∅ 8** CHAIN(チェイニングオペレーション)

すでに述べたとおり、HD 63450 は複数プロック転送をサポートする機能として、DMAC 自 体がメモリ上の転送情報テーブルを読み取りながら動くアレイチェイニング動作や、リンクア レイチェイニング動作が行えるようになっています。

CHAIN ビットは、このチェイン動作を行かせるか、行わせるのであればアレイチェイン動 作にするのか、リンクアレイチェインにするのかを決めるビットです。'00' のときにはチェイ ン動作は行われません。'10' のときはアレイチェイニング動作、'11' のときにはリンクアレイ チェニング動作になります。

#### ①・② g REQG(リクエストジェネレーションメソッド)

1 ブロック分の転送モードであるオートリクエスト、外部転送要求などの転送モードを選択 するビットです。 '00' と'01' はともにオートリクエストで、外部からの転送要求信号が発生し ない、メモリーメモリ問転送などに使用されます。'01' のときには最大速度ですから、転送終 すまでバスを取ったままになりますが、'10' のときには GCR で設定された比率で間欠的に転 送を行います。

'10' のときは外部の I/O からの REQ 信号に応答して転送を実行する外部要求転送モード に、'11' のときはチャンネルが動作開始して 1 回目の転送はオートリクエスト、それ以降は外 部要求転送で動作します。

DTYP, DPS, SIZE, REQGビットには設定できない組み合わせがあります。50ページの 図15に DMACがサポートしているモードをまとめましたので参照してください。

#### ●図……15 DMAC がサポートするモード

アドレスモード	デバイス ポートサイズ	転送要求発生法	オペランドサイズ (SIZE)		
(DTYP)	(DPS)	(REQG)	0 0 0 x 0	ワード	ロングワード
	8 bit	'00', '01', '10', '11'	0	0	0
デュアルアドレスモード (DTYP='00'or'01')	16bit	'00','01'	0	0	0
	16bit	'10','11'	×	0	0
シングルアドレスモード (DTYP='10'or'11')	8 bit	'00', '01', '10', '11'	0	×	×
	16bit	'00','01','10','11'	×	0	×

〇:股定可

×:設定不可

DTYP, DPS:DCR(デバイスコントロールレジスタ)中のビット REOG, SIZE:OCR(オペレーションコントロールレジスタ)中のビット


## 9.3 SCR, CCR

SCR (シーケンスコントロールレジスタ)と、CCR (チャンネルコントロールレジスタ)の ビット配置を図 16 に示します。SCR (は転送元や転送先アドレスの増減の制御、CCR はチャンネルの動作の開始/停止や削り込みマスクなどを行うのに使用されます。

### **⑨・⑩1** MAC (メモリアドレスレジスタカウント)

MACは、DMA 転送のたびに MAR (メモリアドレスレジスタ) の値を増減させるか否か を決定します。MACが'00'のときは MARは変化しません。'01'のときには転送が行われる たびに増加、'10'のときには減少します。

シングルアドレスモードのときには、この変化量はオペランドサイズに一致しますが、デュ アルアドレスモードのときには DCR の DPS ピットや OCR の SIZE ピットの設定によって 変化します。52ページの図 17 にデュアルアドレスモードのときの 1 オペランドの転送ことの テータ転送の形態やアドレスがどれだけ物能をれるかなどをまとめてみました。オペランドサ イズがいくト単位のときにはバック動作がからむため厄介なように思えますが、これは DMACが転送効率を上げるために陰でどのように動作するかということであって、CPU 側が 気にかける必要はほとんどありません(転送がエラーで終了したときの要因解析を行うときに は知っておくを要があるでしょうかり。 ●図……16 SCR:シーケンスコントロールレジスタ CCR:チャンネルコントロールレジスタ (+ \$06)



### 9·92 DAC (デバイスアドレスレジスタカウント)

デュアルアドレスモードのときにデバイス側のアドレスを指定する DAR (デバイスアドレ スレジスタ) の増減の指定を行うビットです。

### ⑨・⑩ 3 STR (スタートオペレーション)

DMA 転送の開始を指示するビットです。通常は '0' で, このビットを '1' にすると DMA

●図……17 デュアルアドレスモードの動作

シイスポートサイズ	オペランドサイズ	メモリアクセス デバイスアク	メモリアクセス デバイスアク		アドレン	ス増減量
(DPS)	(SIZE)	[サイズ]×[図数]	[サイズ]×[回数]	メモリアドレス	デバイスアドレス	
	バイト(SIZE='00')	7-F×1	バイト×2	±2	±4	
0.515	ワード(SIZE='01')	7-F×1	バイト×2	±2	±4	
8 bit	ロングワード(SIZE='10')	ワード×2	バイト×4	±4 ±1	±8	
	パックなし パイト(SIZE='11')	バイト×1	バイト×1		±2	
	バイト(SIZE='00')	7-F×1	7-F×1	1 ±2	±2	
16bit 7	7- F(SIZE='01')	7-F×1	7-F×1	±2	±2	
	ロングワード(SIZE='10')	7-FX2	7- F×2		±4	

<sup>\*1:</sup> パック動作が行われない場合、メモリ、デバイスともバイト×1 アドレス更新分は、メモリアドレスは±1。デバイスアドレスは±2

転送が開始されます。STR ビットに '0' を書き込んでも動作は停止しません。強制的に終了させたいときは SAB ビットを、一時停止させたいときは HLT ビットを '1' にします。

## **③・② 4** CNT(コンティニューオペレーション)

複数プロック転送のうちの継続動作を行わせるときに使用するビットです。STR ビットか CSR の ACT ビットが「になっているとき(伝送動作中のとき)に、次の伝送アドレスや転 造数、ファンクションコードを、それぞれ BAR、BTC、BFC の各レジスタにセットした後で CNT ビットを 'T にすると継数動作になります。

STR や ACT ビットが 1'になっていないときに CNT ビットを 1' にすると動作タイミン グエラーになります。また。チェインモードが指定されているとき (OCRの CHAIN ビットが 10'や 11'のとき) に CNT ビットを 1'にすると、コンフィグレーションエラーになります。

<sup>\*2:</sup> パック動作が行われない場合、メモリ、デバイスともパイト×1 アドレス更新分は、メモリアドレス、デバイスアドレスとも±1

#### ⑤・⑥ 5 HLT(ホルトオペレーション)

転送動作中に HLT ピットを 'T' にすると、一時的に転送動作を停止します。 HLT ピットが '0' に戻ると、中断していた転送動作を再開します。外部要求転送のとき、 HLT ピットによって動作を中断していても、 次の要求が発生したかどうかのセンスは行っています。

ただし、バースト転送モードのときには HLT ビットが '0' に戻った後、最初の転送が開始 されるまで、I/O デバイスは REO 信号を出し続けなくてはなりません。

## **9**・**9** 6 SAB(ソフトウェアアボート)

T'にすると転送動作を強制的に終了させます。このとき、CSRの ERR ビットが'T'になり、 CER には\$11 (ソフトウェア強制停止) がセットされます。ERR ビットが'T'になったときに SAB ビットは自動的にクリアされるようになっていますので、SAB ビットはいつでも '0' が 添み出されます。

## ⑤・⑥ 7 INT(インタラプトイネーブル)

チャンネルの動作が終了したり、エラーが発生したときに CPU に対して割り込みをかける か否かを指定します。'1' になっていると割り込み発生を行い、'0' になっていると割り込みを 発生しなくなります。

割り込みの発生する条件は、INTが'I'でCSRレジスタのCOC、BTC、ERR、NDT、 PCT のいずれかが'I'になったときです。ただし、PCT は、DCRの PCL ビットで割り込み 付きステータス入力にプログラムされているときだけ割り込み要因となります。

割り込み発生時の割り込みベクタ番号は NIV(ノーマルインタラブトベクタ)レジスタ、EIV (エラーインタラブトベクタ) レジスタで指定します。 ERR ビットが '1' になっているときに は EIV が、それ以外のときには NIV の値が使用されます。

# 9.4 CPR

CPR (チャンネルプライオリティレジスタ) のビット配置を 54 ページの図 18 に示します。

#### ●図·····18 チャンネルプライオリティレジスタ (+\$2D)



CPRは、DMACの持つ4つのチャンネル間のプライオリティ(優先順位)を決定するものです。プライオリティは'00'がもっとも高く,'11'がもっとも低くなっています。複数のチャンネルから同時に要求があった場合、プライオリティの高いほうのチャンネルがサービスされます。

複数のチャンネルに同じプライオリティを設定することも可能です。この場合、同一プライ オリティのものどうしの間ではサービスされたものがもっとも低いプライオリティとなり、巡 同サービスされるラウンドロビン方式でサービスが行われます。

# 9.5 MFC, DFC, BFC

MFC(メモリファンクションコード), DFC(デバイスファンクションコード), BFC(ベース ファングションコード)のビット配置を図 19 に示します。68000 CPU は、メモリや I/O をア クセスするときにファンクションコードと呼ばれる 3 ビットのステータス信号を外部に出力し ます。このステータス信号は、今回のアクセスが、ユーザモードでのアクセスなのか、スーパ ーバイザモードでのアクセスなのか、またデータアクセスなのか、プログラムの読み出しなの か、おあいけ割り込みへの応答サイクルをのかといった情報を示すのに使けれます。

X 68000 の場合, Human 68 K の本体やワークエリアのある低い番地や VRAM や I/O の ある領域をユーザモードからアクセスしようとするとパスエラーが発生しますが、このプロテ クション機構は、このファンクションコードを使って行っているのです。

DMAC も CPUに準じ、ファンクションコードを出力できるようになっています。DMAC が出力するアドレスを保持するレジスタは MAR (メモリアドレスレジスタ), DAR (デバイスアドレスレジスタ), BAR(ベースアドレスレジスタ)の3本がありますので、ファンクションコードも各レジスタごとに指定できるように3つ用意されています。 MAR でアクセスするときに使われるのが MFC, DAR のときは DFC, BAR には BFC が使用されます。 継続動作モードのときには、次に使用されるが MFC を BFC に設定します。

#### ●図……18 MFC/DFC/BFC:ファンクションコードレジスタ (+\$29/+\$31/+\$39)



X 68000 で通常使うときにはファンクションコードは '101', すなわちスーパーバイザデータ (スーパーバイザ状態でのデータアクセス) にしておけばよいでしょう。

## 9.6 GCR

GCR (ジェネラルコントロールレジスタ) のビット配置を 56 ページの図 20 に示します。 GCR は、限定速度で転送を行うときのバスの占有のしかたを制御します。

#### 0.01 BT (バーストタイム)

展定速度で動作するとき、限定速度での DMA 転送要求を発生する期間 (オートリクエスト インターバル) をクロック数で設定します。オートリクエストインターバルは 2<sup>8T+4</sup> クロック となります。

#### 0·02 BR (バーストウィズスレシオ)

限定速度で動くときのパスの使用率を決定するビットです。DMACは、CPUが出力する BGACK (パス解放要求受付)信号を監視して、CPU以外のデバイス (X 68000 では DMAC しかありませんかり かパスを使用している期間が全サイクルの 2-<sup>(417+1)</sup>になるように限定速度

#### ●図……20 ジェネラルコントロールレジスタ (+SFF)



\* BT, BRともDMAのモードが設定返復オートリクエスト (OCRの下位 2 bitが '00' になっているとき) になってい るチャンネルの動作にだけ影響する。

#### での転送を実行します。

いま、BT ピットに '00'、BR ピットに '01' を設定したとします。このとき、オートリクエ ストインターパルは 16クロック、バス 打有率は 25 パーセントとなります。また、DMAC が バスの使用率のサンプリングを行う期間は  $2^{87+(+886+)}$  クロックです。この例ではサンプリング 9期間 64 クロックとなります。

DMACは、64クロックの間、BGACK信号を監視し、CPU以外のデバイスかバスを使っている期間を測定します。もし、この期間が16クロック以下であれば、次の64クロックの期間が65つでから16クロックの間、限定速度によるDMA 転送要求を発生します。もし、16クロック以上バスが使用されていれば、次の64クロックの間、限定速度によるDMA 転送要求を発生しません。このような動性により、長い期間で見ると、CPU以外のデバイスによるバス 占有総は 52パーセント 程序になります。

限定速度でのバス使用率が、転送するチャンネルの使用率ではなく、CPU LU外の全アバイス が使っている期間で算出されることに注意してください。限定速度以外に設定されたチャンネ ルがあまり頻繁に DMA 転送を行っていると、限定速度に設定したチャンネルはいつまでたっ ても転送が実行できないことになります。



# Human 68Kの初期設定値

Human 68 K による DMAC の設定値を図 21に示しますので、DMAC を自分でイニシャ ライズして使用するときの参考にしてください。Human 68 K は、DMAC のイニシャライズ を起酵率に行うのではなく、それぞれのチャンネルを使用するときにはじめて行うようです。 このため、フロッピーディスクから起動したままの状態でチャンネル非 1 (ハードディスク) や チャンネル# 3 (ADPCM) のレジスタを読むと、妙な値が入っていますので注意してください。 チャンネル# 0 と非 1は DMAC からの削り込みを禁止しており、ベクタには80 F が入って

ナヤンイルドリンド Ita DMAC かかり切りなみを采出しており、 ワノにはWO 1 カバッと います。 FDや HD はコントローラ LSI のほうが削り込みを発生するため、 DMAC に削り込みを発生するため、 DMAC に削り込みを発生するとせずに使っているわけです。

ベクタ80 Fの割り込みは非初期代割り込みベクタ番号と呼ばれ。68000システムにおいて初 期化の完了していない I/O デバイスから発生した割り込み番号として予約されているもので す (HD 63450 はリセット後、NIV と EIV とともに80 F に設定します)。

■図……21 Human 68 K での設定値

チャンネルレジスタ	#0	#1	#2	#3
DCR	\$80	\$80	S08	\$80
OCR	\$B2	\$B2	\$00	\$32
SCR	\$04	\$04	\$00	\$04
CCR	\$00	\$00	\$00	\$08
NIV	\$0F	\$0F	\$68	\$6A
EIV	\$0F	S0F	\$09	\$6B
CPR	\$00	\$02	\$03	\$01

\*ベクタ番号 0

# ● 7 サンプルプログラム

DMAC を操作するサンブルプログラムとして、テキスト画面のクリアを行うものと、グラフィック画面の矩形領域への転送を行うものを作成してみました。

サンブルプログラムは GCC や XC でコンパイル可能です。XC はシャープ純正ですが、実際には生成されるコードの質がよいことなどからプリーソフトウェアの GCC を利用されている方が多いと思われますので、サンブルは GCC 用となっています。XC では volatile が使用できないので、タイトルの最後にあるきdefineマクロをコメント内から出すか、リスト中のvolatile という文字列を削除してからコンパイルしてください。GCC を使用する場合には、逆に volatile をつけておかないと、よけいなオプティマイズをされてしまい、動かなくなりますので削除しないようにしてください。

- サンプルプログラム作成時に使用したバッチファイルは次のようなものです。
- · GCC用

gcc -O -fomit-frame-pointer -finline-functions -fstrength-reduce %1 %2 %3 % 4 %5 baslib.a iocslib.a doslib.a

XC用

cc %1 %2 %3 %4 %5 /W /Y

# ①· DMACによるテキスト画面クリア

DMACを使用してテキスト画面クリアを行うプログラムをリスト1に示します。 SUPER(の): でスーパパイザモードに入った後、テキスト VRAM の先頭番地に0を書き 込んでおきます。

DMA 転送は MAR の指す番地から DAR の指す番地への転送で行っています。MAR と DAR をともにテキスト VRAM の生頭番地にあわせ、DAR だけをインクリメントするようにプログラムしておきます。これによって、VRAM の先頭番地のデータがテキスト VRAM 全体に書き込まれるわけです。このサンブルでは先頭番地に 0 を入れていますので、テキスト側面グリアになるわけです。

オペランドサイズはロングワード (32 ビット) にしています。テキスト画面が 256 K

パイトあるのに対し、MTC は 16 ビット (64 K パイト) 分しかないため、オペランドサイズをロングワードにして 64 K  $\times$  4=256 K パイトを一度に転送するようにしてみたわけです。

#### ●リスト·····1 DMAC によるテキスト画面クリア

```
/*
 * リスト1: DMAコントローラによるテキスト画面クリア
 * XC ではvolatile がサポートされていないため、
 * 次の1行を入れてvolatileを無効にしてください
 * #define volatile
#include <doslib.h>
struct DMAREG {
   unsigned char csr:
   unsigned char cer:
   unsigned short sparel;
   unsigned char der:
   unsigned char ocr:
   unsigned char scr:
   unsigned char ccr:
   unsigned short spare2;
   unsigned short mtc:
   unsigned char *mar;
   unsigned long spare3:
   unsigned char *dar:
   unsigned short spare4:
   unsigned short btc:
   unsigned char *bar:
   unsigned long spare5;
   unsigned char spare6;
   unsigned char niv:
   unsigned char spare7:
   unsigned char eiv:
   unsigned char spare8;
   unsigned char mfc:
   unsigned short spare9;
   unsigned char spare10:
```

```
unsigned char cpr;
    unsigned short spare11:
    unsigned char spare12;
   unsigned char dfc:
   unsigned long spare13;
   unsigned short spare14;
   unsigned char spare15:
   unsigned char bfc:
   unsigned long spare16;
   unsigned char spare17:
   unsigned char gcr:
volatile struct DMAREG *dma;
void main():
void dma setup():
void dma start():
void wait complete():
void clear_flag();
void main()
   SUPER(0):
   *(unsigned int *)0xe000000 = 0:
   dma = (struct DMAREG *) 0xe84080: /* チャンネル#2を使用する */
   clear flag():
                           /* CSRのフラグ類をクリア */
   dma setup():
                           /* DMAコントローラ初期化 */
                           /* 転送開始
   dma start():
                                                 */
   wait complete():
                           /* 転送終了待ち
   clear flag();
                            /* フラグ類をクリアしておく */
void dma setup()
   dma \rightarrow dcr = 0x08:
   dma \rightarrow ocr = 0x21:
   dma \rightarrow scr = 0x01:
   dma->ccr = 0x00:
   dma \rightarrow cpr = 0x03;
   dma \rightarrow mfc = 0x05:
   dma->dfc = 0x05:
```

```
dma->mtc = 0xffff;
dma->mar = (unsigned char *)0xe00000;
dma->dar = (unsigned char *)0xe00000;
}

void dma_start()
{
   dma->ccr |= 0x80;
}

void wait_complete()
{
   while(!(dma->csr & 0x90))
   ;
}

void clear_flag()
{
   dma->csr = 0xff;
}
```

# 0·2 グラフィックVRAMへの矩形領域転送(その1)

不連続領域への転送が一度に行えるアレイチェインモードを利用して、グラフィック 画面の矩形領域への転送を行うプログラムを作成してみました(リスト2)。65536 色モ ードで画面にグラテーションパターンを書き込んだ後、先頭香地から順にパファンにデ ータを取り込みます。このパッファ上のデータを矩形領域に転送するような転送情報テ 一ブルを配列上につくっています。転送情報トコで水平1ライン分の転送を行い、これ を垂直方向のドット数分だけ並べて転送情報テーブルとしています。転送先のアドレス を順次変化させて、画面上では四角い領域が動いているように見せてみました。

```
/*
 * リスト2:アレイチェインモードによるグラフィック画面の矩形領域転送
* XC ではvolatile がサポートされていないため、
 * 次の1行を入れてvolatileを無効にしてください
 * #define volatile
 */
#include <doslib.h>
struct DMAREG {
   unsigned char csr:
   unsigned char cer:
   unsigned short sparel;
   unsigned char der:
   unsigned char ocr:
   unsigned char scr:
   unsigned char ccr;
   unsigned short spare2:
   unsigned short mtc;
   unsigned char *mar.
   unsigned long spare3:
   unsigned char *dar:
   unsigned short spare4:
   unsigned short btc:
   unsigned char *bar:
   unsigned long spare5;
   unsigned char spare6:
   unsigned char niv:
   unsigned char spare7:
   unsigned char eiv:
   unsigned char spare8:
   unsigned char mfc:
   unsigned short spare9:
   unsigned char spare10:
   unsigned char cpr;
   unsigned short sparell:
   unsigned char spare12:
   unsigned char dfc:
```

```
unsigned long
                    spare13:
   unsigned short spare14;
   unsigned char
                    spare15:
   unsigned char bfc;
   unsigned long spare16;
   unsigned char spare17;
   unsigned char
                    ger:
struct XFR INF {
   unsigned short *adrs;
   unsigned short length:
} xfr inf[512];
unsigned short databuf[256*256];
volatile struct DMAREG *dma;
unsigned short src data;
void main():
void init screen();
void dma_box();
void dma setup();
void dma start():
void wait complete():
void clear flag();
void main()
    int i:
    screen (1, 3, 1, 1);
    SUPER(0):
    init screen():
    for (i = 0; i<255; i+=4)
        dma box(databuf, 255-i, i, 511-i, i+256, 0xfffff);
void init_screen()
    unsigned short *vram. *buf:
    unsigned int i, h, s, v;
    vram = (unsigned short *)0xc00000;
    for (i=0: i<512*512: i++) {
```

```
s = i & 0x1f:
        v = (i >> 5) & 0x1f:
        h = ((i >> 10) \% 0xc0):
        *vram++ = hsv(h, s, v):
    vram = (unsigned short *)0xc00000:
    buf = databuf:
    for (i=0: i<256*256: i++)
        *buf++ = *vram++;
void dma box(buf, x1, y1, x2, y2, col)
    unsigned short *buf:
    unsigned int x1, y1, x2, y2, col;
    int i. xlen. ylen:
    unsigned short *sadrs:
    xlen = x2-x1:
   vlen = v2-v1:
   src data = col:
   sadrs = (unsigned short *)0xc00000;
   sadrs += 512*y1+x1;
   for(i=0: i <= vlen: i++, sadrs+=512) {
        xfr inf[i].adrs = sadrs:
       xfr inf[i], length = xlen:
   dma = (struct DMAREG *)0xe84080;
   clear flag();
   dma setup(buf, ylen+1):
   dma_start();
   wait complete():
   clear_flag();
void dma setup(bufadrs, links)
   unsigned short *bufadrs:
   unsigned int
                  links:
   dma->dcr = 0x08:
   dma->ocr = 0x99:
   dma->scr = 0x05:
```

```
dma->ccr = 0x00:
   dma->cpr = 0x03:
   dma->mfc = 0x05:
   dma->dfc = 0x05:
   dma->bfc = 0x05:
   dma->btc = links:
   dma->dar = (unsigned char *)bufadrs:
   dma->bar = (unsigned char *)xfr inf:
void dma start()
    dma \rightarrow ccr = 0x80:
void wait complete()
    while(!(dma->csr & 0x90))
void clear_flag()
    dma->csr = 0xff:
```

## 0·3 グラフィックVRAMへの矩形領域転送(その2)

7-2で行った矩形鎖域への転送を、リンクアレイチェインモードを使用するように書き換えたのがリスト3です。リスト2と比較すると、アレイチェインモードとリンクアレイチェインモードの違いがわかると思います。

```
* リスト3:リンクアレイチェインモードによるグラフィック画面の矩形領域転送
* XC ではvolatile がサポートされていないため
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
±/
#include (doslib h)
struct DMAREG {
   unsigned char csr:
   unsigned char cer:
   unsigned short sparel:
   unsigned char der-
   unsigned char ocr:
   unsigned char scr:
   unsigned char ccr:
   unsigned short spare2:
   unsigned short mtc:
   unsigned char *mar.
   unsigned long spare3:
   unsigned char *dar:
   unsigned short spare4:
   unsigned short btc:
   unsigned char *har:
   unsigned long spare5:
   unsigned char spare6;
   unsigned char niv:
   unsigned char spare7:
   unsigned char eiv:
   unsigned char spare8;
   unsigned char mfc:
   unsigned short spare9:
   unsigned char spare10:
   unsigned char cpr:
   unsigned short sparell:
   unsigned char spare12:
   unsigned char dfc:
   unsigned long spare13:
   unsigned short spare14:
```

```
unsigned char spare15:
   unsigned char bfc:
   unsigned long spare16:
   unsigned char spare17:
   unsigned char ger:
1:
struct XFR INF (
   unsigned short *adrs:
   unsigned short length:
   struct XFR INF *link:
) vfr inf[512]:
unsigned short databuf[256*256]:
volatile struct DMAREG *dma:
unsigned short src data:
void main().
void init screen():
void dma box():
void dma_setup():
void dma start();
void wait complete();
void clear flag():
void main()
    int i:
    screen (1, 3, 1, 1);
    SUPER(0):
    init screen():
    for (i = 0: i<255: i+=4)
        dma box(databuf, 255-i, i, 511-i, i+256, 0xfffff);
void init screen()
    unsigned short *vram, *buf;
    unsigned int
                   i. h. s. v:
    vram = (unsigned short *)0xc00000;
    for (i=0; i<512*512; i++) {
        s = i & 0x1f:
        v = (i >> 5) & 0x1f;
        h = ((i >> 10) \% 0xc0);
```

```
*vram++ = hsv(h, s, v):
    vram = (unsigned short *)0xc00000:
    buf = databuf:
    for (i=0: i<256*256: i++)
        *buf++ = *vram++:
void dma box (buf. x1, y1, x2, y2, co1)
    unsigned short *buf:
    unsigned int x1. v1. x2. v2. col:
   int i.xlen.ylen:
    unsigned short *sadrs:
   xlen = x2-x1:
   ylen = y2-y1:
   src data = col;
    sadrs = (unsigned short *)0xc00000;
    sadrs += 512*v1+x1:
    for(i=0: i <= ylen: i++, sadrs+=512) {
        xfr inf[i].adrs = sadrs:
        xfr inf[i].length = xlen:
        xfr_inf[i].link = &xfr_inf[i+1];
    xfr_inf[i-1].link = 0;
dma = (struct DMAREG *)0xe84080;
    clear flag():
    dma setup(buf):
    dma_start();
    wait complete():
    clear flag():
void dma setup(bufadrs)
    unsigned short *bufadrs:
    dma->der = 0x08;
    dma \rightarrow ocr = 0x9d:
    dma->scr = 0x05:
   dma \rightarrow ccr = 0x00:
    dma->cor = 0x03:
```

```
dma->mfc = 0x05;
dma->dfc = 0x05;
dma->dfc = 0x05;
dma->dar = (unsigned char *)bufadrs;
dma->bar = (unsigned char *)xfr_inf;
}
void dma_start()
{
    dma->ccr |= 0x80;
}
void wait_complete()
{
    while(!(dma->csr & 0x90))
    ;
}
void clear_flag()
{
    dma->csr = 0xff;
}
```

# 割り込み

X68000 ではシステムの状態変化や LSI からのサービス要求 のほとんどは割り込みによって通知されます。ここでは、割 り込み動作の概要や Human 68 K における割り込みベクタ の一覧などについて説明します。


# 割り込み系統とレベル割り付け

X 68000 の割り込み系統図を 72 ページ図1 に示します。

X 68000の CPUである 68000 は、割り込みにレベル1からレベル7までの7つの優先順位を与えており、外部回路は、要求する割り込みレベルを CPUの IPL 0、IPL 1、IPL 2の3本の信号線を使って知らせます。レベルのは割り込みがない状態を示すのに使用されるため、優別度は7レベルまでとなるわけです。 7つのレベルの割り込みのうち、もっとも優光順位の飲いのがレベル1で、もっとも高い割り込みがレベル7となっています。CPUのステータスレジスタには3ビットの割り込みでスクビットがあり、この値以下の割り込みはマスクされます。CPUが割り込みを受け付けると、その割り込みレベルが自動的にマスクビットに反映され、優光順位がより高い割り込みだけが入り込めるようになるわけです。ただし、レベル7の割り込みだけが入り込めるようになるわけです。ただし、レベル7の割り込みだけが外で、ステータスレジスタのマスクビットによってマスクされません。このことから、レベル7の割り込みは NMI(Non Maskable Interrupt)とも呼ばれます。

X 68000では、この7つのレベルを次のように割り振っています。

#### ●図……1 割り込み系統図



・レベル7 (NMI) : 本体上の NMI スイッチ

・レベル6 : MFP (マルチファンクションペリフェラル)

[CRTC, FM 音源、タイマ、キーボードなど]

・レベル5 : SCC (シリアルコミュニケーションコントローラ)

[RS-232C, マウス]

レベル4 :拡張スロット

・レベル 3 : DMAC (DMA コントローラ)

[ADPCM, FD, HD]

・レベル 2 :拡張スロット

・レベル1 : I/O コントローラ LSI

[FD, HD, プリンタ]

## 割り込み動作

68000 の割り込み応答動作の概略を 74 ページの図 2 に示します。


周辺デバイスが割り込み要求を発生すると、①外部回路で優先順位のデコードを行い、 PPL0-2の3本の信号線で、そのレベルを CPU に通知します②。CPU は割り込みを受け付けると、T ドレスバスの下位3 E ピット (A1-A3) に受け付けた割り込みレベルを扣力し、同時にファンクションコード (FC0-FC2) をすべて (F) "ルバルにして割り込みへの応答サイクルであることを示し、周辺デバイスから割り込みベクタを読み出していきます③。

周辺デバイスは、データバスの下位8ピットに割り込みベクタを出力し①、DTACK信号で CPUに対して有効な割り込みベクタがデータバス上に乗っていることを示します③。CPU は、このベクタを読み取り、割り込み処理ルーチンへの移行を始めるわけです。

周辺デバイスがオートベクタを指定する(DTACK 信号のかわりに VPA 信号をアクティブ にする)と⑥、CPU はベクタの読み出しを行わず、各レベルに応じたデフォルトのベクタであ る\$19~\$1 F(それぞれレベル1~レベル7に対応する)を使用します。

Human 68 K は、レベル 7 の NMI がオートベクタの\$1 F を使用するほかは、すべて周辺デバイスがベクタを出力するようにして使っています。

#### ●図……2 68000 の割り込み動作



## 9 例外ベクタ

図3 に 68000 の例外ペクタと Human 68 K における設定。利用のされ方を示します。これ らのベクタのうち、800~33 F までは CPU デザインを行ったメーカ (モトローラ) によって 予約されている領域であり、周辺デバイスで削り込みベクタとして使用することは禁止されて います。Human 68 K は、840~84 Fを MFP、850~85 F を SCC、860~863 を I/O コントローラ、864~86 B を DMAC に割り付けています。

■図……3 例外ベクタの割り当て

ベク:	夕番号	ベクタテーブルアドレス	ベクタの割り当て	Human 68K での使用		
10進	16進	ヘクタナーノルノトレス	ペクタの割り当じ	Human gork C 0715:75		
0	\$00	\$000000	リセット後のSSPの値			
1	\$01	\$000 004	// PC //			
2	\$02	\$000008	バスエラー			
3	\$03	S00000C	アドレスエラー			
4	\$04	\$000010	不当命令			
5	\$05	\$000014	ゼロによる除算			
6	\$06	\$000 018	CHK命令			
7	\$07	S00001C	TRAPV命令			
8	S08	\$000 020	特権違反			
9	\$09	\$000 024	トレース			
10	SOA	\$ 000 028	ライン1010エミュレータ	SX-Window用SXコール		
11	\$0B	\$000 02C	ライン1111エミュレータ	浮動小数点演算		
12	SOC	\$000 030	1)			
13	SOD	\$ 000 034	未使用(将来拡張用)			
14	SOE	\$ 000 038	]			
15	SOF	\$000 03C	未初期化割り込み			
16~23	\$10~\$17	\$000 040~05C	未使用(将来拡張用)			
24	\$18	\$ 000 060	スプリアス割り込み			
25	\$19	\$000 064	レベル1割り込み(オートベクタ時)			
26	\$1A	\$ 000 068	// 2 //			
27	\$1B	\$000 06C	// 3 //			
28	S1C	\$000 070	// 4 //			
29	S1D	\$000 074	// 5 //			
30	S1E	\$ 000 078	// 6 //			
31	\$1F	\$ 000 07C	// 7 //	NMIスイッチ		
32~39	\$20 \$27	\$000 080 ~ 09C	TRAP 0~TRAP7命令			
40	\$28	\$000 0A0	TRAP8命令	システム予約		
41	\$29	S000 0A4	// 9 //	DB.Xのブレークポイント		
42	S2A	\$000 0A8	// A //	POWER OFF/リセット処理		
43	\$2B	\$000 0AC	// B //	BREAKキーによるHDOFF等		
44	\$2C	\$000 0B0	// C //	COPYキーによるハードコピーS		
45	\$2D	\$ 000 0B4	// D//	CTRL+Cによるブレークチェックフラグセッ		
46	S2E	\$000 0B8	// E //	エラー表示(中止/再実行/無視の選		
47	S2F	\$000 0BC	// F //	100Sコール		
48~63	\$30~\$3F	\$000 0C0~0FC				
64~79	\$40~\$4F	\$000 100 13 C	1)	MEP		
80 - 95	\$50~\$5F	\$000 140~17 C		SCC		
96~99	\$60 - \$63	\$000 180 ~ 18 C	ユーザ用書(り)入みベクタ	1/0コントローラ		
100 107		\$000 190 1A C		DMAC		
108~255		\$000180~3FC		未使用		

## •4

## 割り込みベクタ設定ポート

周辺デバイスごとに割り込みベクタを設定するボートを探すのは面倒ですので、図4 に各周 辺デバイスごとに割り込みベクタを設定するボートと、Human 68 K による設定値をまとめて おきました。

●図……4 割り込みベクタの設定ポート

L	.S I		アドレス	bit7 bit0				
N	IFP		\$E88017	P	割り込み要因で変化。			
S	SCC \$E98003/7 (書き込みレジスタ2)				P			
	СН	NIV	\$E84025	P				
	#0	EIV	\$E84027	P				
	CH #1	NIV	\$E84065		P			
		EIV	\$E84067		P			
DMAC	СН	NIV	\$E840A5		P			
	#2	EIV	\$E840A7	P				
	СН	NIV	\$E840E5		Р			
	#3	EIV	\$E840E7	P				
1/0コントローラ			\$E9C003	Р	割り込み要5 で変化*2			

#### P: 任意設定可

\*1:0000:GPIP0 #2:00:FDC 0001:GPIP1 01:FDD 10:HD 0010:GPIP2 0011:GPIP3 11:ブリンタ 0100:タイマD 0101:タイマC 0110: GPIP4 0111:GPIP5 1000: タイマB 1001:送信エラー 1010:送信パッファ空 1011:受信エラー

1100:受信バッファフル 1101:タイマA 1110:GPIP6

## MFP


タイマや汎用 I/O、シリアルポートなどを 1 チップにまとめ あげた MFP は、キーボードのほか、定周期に発生するタイマ 割り込み、CRTC や FM 音源、RTC のアラーム信号など、雑 多なステータスの取り込みに使用されています。

## ● 1 概要

MFP(マルチファンクションペリフェラル MC 68901)は、カウンタ/タイマ、シリアルボートや説用 1/0 ボート 在どを 1 つの LSI の中に入れたものです。78 ページの図 1 に MFP の 内部プロック図と X68000 での接続状態の概略を示します。MFP内部は、4 つのタイマ、1 チャンネルのシリアルボート、8 ピット分の説用 1/0 ボートを持っており、X 68000 は CRTC からの割り込みや電源のNの要因判例、キーボードとのインタフェースなどに使用しています。

## 9 MFPの各機能の割り付け

MFP の持つ各機能を X 68000 ではどのように割り付けているか、かんたんに見ておくこと



にしましょう。

4つのタイマのうち、タイマBはキーボードとの適信を行うシリアルボートの伝送速度を決 めるクロックとして使用されていますので、設定や動作モードを変更したりすると、キーボー ドが使えなくなってしまいます。その他のタイマはハード的には用途は指定されていません。 Human 68 K ではタイマCをカーソルの点法や FDDのモータ停止タイミングの仲破などに、 タイマDは Version 2.0 以降で軽阪マルチタスク動作用として使用しています。

タイマAの制御線である TAI 入力には、CRTC が出力する V-DISP (垂直表示期間) 信号 が入っていますので、V-DISP 信号の変化した回数をカウントして、一定回数ごとに CPU に 割り込みをかけるようにしたり、V-DISP 信号の周期の測定を行うことも可能です。

MFPのシリアルボートはいくつもの動作モードを持っていますが、X 68000では接続する 相手がキーボードに限定されていますので、キーボードの通信モードにあわせた設定で使うことになります。

GPIP 0~GPIP 7 の8つの汎用 I/Oボートのうち、未使用となっている GPIP 5 以外はす ベて入力ボートとして使われています。GPIP 5 は外部でHレベルに固定されていますので、リードすると、つわに Tr が読み出されます。

## -3

## MFPのレジスター覧

MFP のレジスタの一覧を 80 ページの図 2 に示します。

MFP のレジスタは\$E 88001~\$E 8802 F 番地に尾震されています。レジスタはすべて8 ビット長であるため、音波飛地(ワードアクセス時の下位パイト)のみとなります。MFP のレジスタのうち、GPIP の制御に使われるのが\$E 88001~\$E 88005、割り込み制御に使われるのが \$E 88007~\$E 88017. タイマ制御用が\$E 88019~\$E 88025、USART (シリアルボート) 創 御用が\$E 88027~\$E 8802 F となっています。

MFPのレジスタは、ステータス入力や一部の特殊な機能を持たせたもの以外は基本的にす ベてライト/リードとも可能となっています。図の中で解認が引いてあるビットは未使用です。 未使用ビットはリードすると '0' か読み出されます。ライト時は '1', '0' のいずれでもかまい ませんが、とくに意味のないかぎり、他の「ESI などと同様、'0'にしておくのが普遍でしょう。

## -4

## GPIP(汎用I/Oポート)

GPIP の制即に関係するレジスタのビット配置を 81 ベージの図3 に示します。 GPIP の制 即用のレジスタは、GPIP, AER, DDR の3つがありますが、どれも同じビット配置ですので、 図は1つにまとめておきました。


■図……2 MFPのレジスター管

種 別	アドレス	略称	bit 7							bit 0	レジスタ名
GPIP 制 御	\$E88001	GPIP	GPIP 7	GPIP 6	GPIP 5	GPIP 4	GPIP 3	GPIP 2	GPIP 1	GPIP 0	汎用1/0レジスタ
	3	AER	GPIPと同様							アクティブエッジレジスタ	
	1 5	DDR	GPIPと同様						データ方向レジスタ		
	\$E88007	IERA	GPIP 7	GPIP 6	タイマ	1577 72	受信 エラー	1977 12794	班	タイマ B	割り込みイネーブルレジスタA
	9	IERB	GPIP 5	GPIP 4	9/V	タイマ	GPIP 3	GPIP 2	GPIP 1	GPIP 0	割り込みイネーブルレジスタB
	В	IPRA	Ė		IE	RAE	同様				割り込みベンディングレジスタル
	D	IPRB			ΙE	RB &	同様				割り込みベンディングレジスタE
割り込み制御	F	ISRA			1E	RA	同様				割り込みインサービスレジスタル
W-2150	\$E88011	ISRB			IE	RB &	同様				割り込みインサービスレジスタE
	3	IMRA			ΙE	RA &	同様				割り込みマスクレジスタA
	5	IMRB			ΙE	RB &	同様				割り込みマスクレジスタB
	7	VR	V7 V6 V5		V4	S				ベクタレジスタ	
-	\$E88019	TACR				56yh TAO	AC3	AC2	AC1	AC0	タイマAコントロールレジスク
	В	TBCR			_	Utor TAO	BC3	BC2	BC1	BC0	タイマBコントロールレジスタ
	D	TCDCR	/	CC2	CC1	CCO	7	DC2	DC1	DC0	タイマC コントロールレジスク
タイマ 制御	F	TADR	D7	D6	D5	D4	D3	D2	D1	D0	タイマ A データレジスタ
1976-	\$E88021	TBDR	TADRと同様							タイマBデータレジスタ	
	3	TODR	TADE				と同様				タイマCデータレジスタ
	5	TDDR			T	ADR	と同れ	£			タイマDデータレジスタ
	\$E88027	SCR	D7	D6	D5	D4	D3	D2	D1	D0	SYNCキャラクタレジスタ
USART 制御	9	UCR	CLK	WLI	WLO	STI	ST0	PE	E/0	/	USARTコントロールレジスタ
	В	RSR	BF	0E	PE	FE	F/S or B	M/ CIP	SS	RE	レシーバステータスレジスタ
	D	TSR	BE	UE	АТ	END	В	Н	L	TE	トランスミッタステータスレジス
	F	UDR	D7	D 6	D 5	D4	D3	D2	D 1	DO	USARTデータレジスタ

## 0·1 GPIPレジスタ

GPIP レジスタは、GPIP 0-GPIP 7 の各ピットの状態を読み出したり、出力データ書き 込むレジスタです。X 68000 では GPIP 0-GPIP 7 のすべてを入力として使いますので、この レジスタはリードのみとなります。次に各 GPIP ピットに接続されている信号の説明をしてお きましょう。

GPIP 7 には CRTC の H-SYNC (水平同期) 信号が接続されています。 '1'で CRTC が水 平同期期間であることを示します。



GPIP 6 は CRTC のラスタ割り込み信号が接続されています。'0'で CRTC がラスタ割り込み要求を発生していることを示します。ラスタ割り込み機能の詳細は、CRTC の説明の章を 報照1.てください。

GPIP 5 は未使用ビットです。外部でHレベルに固定されているため、GPIP 5 は、つねに'I' が添み出されます。

GPIP 4 は CRTC の V-DISP (垂直表示期間) 信号か特続されています。'1'で垂直表示期間 であることを、'0'で垂直掃線期間であることを示します。

GPIP 3は FM 音藻 IC からの割り込み要求信号です。'0'で FM 音藻からの割り込み要求が 発牛していることを示します。

GPIP 2, 1, 0 は X 68000 の電源が ON になる要因か母縁されています。 X 68000 は、本体 正面の電源スイッチによる通常の ON/OFF のほか、拡張スロットのリモー 宅源 ON 信号や 本体背面のリモート端子 (この時者は同じ信号として扱われています)、 RTC(リアルタイムク ロック: 1時計)の ALARM 信号などで電源を入れることができるようになっています。

このため、X 68000 では電源が ON となった要因をソフトウェアで判定できるようにしているのです。本体正面の電源スイッチが ON になっていると GPIP 2 が、拡張スロットやリモート端子がL (電源 ON 状態) になっていると GPIP 1、リアルタイムクロックの ALARM 信号が ALARM 拡幌になっていると GPIP 0が、そんぞれびになります。

## 0·2 AER(アクティブエッジレジスタ)

## 0·3 DDR(データディレクションレジスタ)

GPIP の各ビットごとに入力として使うか、出力として使うかを設定するレジスタです。'1' で出力、'0'で入力となります。

X 68000 では、GPIP はすべて入力ポートとして使いますので、DDR は全ビットとも'0'を設定します。

## •5

## 割り込み制御

MFPの割り込み制御に関係するレジスタを図 4、図 5 および図 6 に示します。

MFP は 16 種類の割り込み要規を持っており、これが8 ピット×2 本のレジスタに配分されて います。割り込みの優先順位は固定で、GPIP 7 (H-SYNC) がもっとも高く、以下、レジス タのピット並びどおり GPIP 6 (CIRQ)、タイマA……と続き、GPIP 0 (ALARM) がもっ とも低くなっています。

#### ●図……4 IERA, IPRA, ISRA, IMRA(\$E 88007, \$E 8800 B, \$E 8800 F, \$E 88013)



CRTCのH-SYNC(水平同期信号) による割り込み

- ・IERA:割り込み発生の許可/禁止を制御する 1:割り込み発生許可
- ・IPRA: 割り込み要求がペンディング(保留)されていることを示す 1:割り込み要求がペンディングされている 0: // されていない
- ISRA:割り込み要求が処理中(インサービス)である
   1:割り込み要求は処理中である
   0: "ではない

#### ■ 図 ····· 5 IERB, IPRB, ISRB, IMRB(\$E 88009, \$E 8800 D, \$E 88011, \$E 88015)



hit 0

CRTCのV-DISP(垂直表示期間) 信号による割り込み

・IERB:割り込み発生の許可/禁止を制御する

1:割り込み発生許可 0 : 禁止

IPRB:割り込み要求がペンディング(保留)されていることを示す 1:割り込み要求はペンディングされている


0: // されていない

ISRB:割り込み要求が処理中(インサービス)であることを示す 1:割り込み要求は処理中である

0: // ではない IMPR・割り込みマスクの制御を行う

1:割り込み要求をマスクしない(割り込み発生可) // する ( // 不可) 0 :

#### ●図…… 6 VR (ベクタレジスタ) \$E 88017



### ①・1 IERA/IERB(割り込みイネーブルレジスタA/B)

IERA/IERBは、割り込み発生の許可/禁止を制御するレジスタです。'1'にすると該当する 信号による割り込みの発生が許可され、'0'にすると禁止されます。

## 「IPRA/IPRB(割り込みペンディングレジスタA/B)

IPRA/IPRBは、割り込み要求がペンディング(保留)されていることを示すレジスタです。 IPRA/IPRBは、MFP か割り込み要求のきたことを認識すると"1)となり、CPUに該当する割り込み要求が伝えられた(割り込みペクタを渡した)ときに"0(に復帰します。つまり、"1"が立っている状態は、割り込み要求が発生したものの、まだ CPUに割り込みとして伝わっていないということを示しているわけです。

IPRA/IPRB の各ピットは、IERA/IERBによって割り込みの発生が禁止されたり、CPU が IPRA/IPRB の該当ピットに'0'を書き込むことによっても'0'になります。

## ®·3 ISRA/ISRB(インサービスレジスタA/B)

該当する割り込みがサービス(処理)中であることを示すレジスタです。MFPから CPUに 対して制り込みが伝えられる(CPUにベクタを引き渡す)と,該当するビットが"1"になり、CPU が該当するビットを"0"にしたデータを ISRA/ISRB レジスタに書き込むと"0"になります。

MFPは、このようなソフトウェアによるサービス終了通知(EOI: End Of Interrupt と呼 びます)のほか、自動 EOIモードにプログラムすることもできます。このとき、MFPは CPU にベクタを渡した時点でサービス終了とみなしますので、ISRA/ISRBの該当ビットも即座 につい復帰します。

ISRA/ISRBが0で IPRA/IPRBが1"になると、MFP は該当するピットの割り込み要求 を行います。つまり、自動 EOI モードの場合には、連続して同一の割り込みが入ってくること も可能であるわけです。

MFPをソフトウェア EOI で動作させるか、自動 EOI で動作させるかはベクタレジスタで 設定します。詳細は、ベクタレジスタの説明を見てください。

## **9·4** IMRA/IMRB(インタラプトマスクレジスタA/B)

割り込みのマスク制御を行うレジスタです。11だと割り込み発生が可能になります。IERA/ IERB レジスタとよく似たレジスタです。両者の違いは、割り込みの発生を禁止(00を設定) している間に新たな割り込みが入ったときに MFP がどのように振る舞うかにあります。

IERA/IERB が'0'になっていると、この間の割り込み要求は完全に無視されます。IMRA/ IMRBは、たとえ'0'になっていても、IERA/IERB が'l'になってさえいれば、MFP は割り込 み要求を受け取り、IPRA/IPRB の該当ビットを'l'にします。その後、IMRA/IMRB の該当 ビットが'l'となった時点で CPU に対して割り込みを発生します。

IERA/IERB は割り込み要求の発生元を抑えてしまうもの、IMRA/IMRB は MFP からの割り込み要求出力を抑えるだけのものと考えるとわかりやすいかもしれません。

## 0.5 ベクタレジスタ

MFPが CPU に割り込み要求をかけるときに出力する、ベクタ番号の設定などを行うレジスタです。出力される8 ピットのベクタのうち、上位4 ピットをレジスタのビット 4 からピット 7 で設定します。ベクタの下位4 ピットは、MFP の割り込み優先度と同し順等になっており、1111がもっとも優先度の高い GPIP 7 で、以下、GPIP 6、タイマA……と続き、もっとも優先度の低い GPIP 0 が9000℃をっています。

ベクタレジスタのSビットは、割り込みに対するEOIのモードをソフトウェアEOIとするか、自動EOIにするかを選択するビットです。

このビットを'I'にするとソフトウェア EOI モードとなり、インサービスレジスタの該当ビットは CPU による割り込み受付後。EOI 長曜 (ISRA/ISRB の該当ビットに'0'を書き込む) が行われるまで'I'となり、割り込みがサービス中であることを示すのに使用されます。

Sビットに0や設定すると自動 EOI モードとなり、割り込み要求が CPU に受け付けられた 時点で EOI されたものとみなしますので、ISRA/ISRB の各ビットは意味を持たなくなりま す。

## 6 g/2

MFP は、タイマAからタイマDまでの4つのタイマを持っています。このうち、タイマCと Dは、単純に入力された開設数を 1/N に分隔するディレイモード動作しかできませんが、タイ マAとタイマBは、専用の入力端子 (TAI/TB)を利用して、入力端子の状態が変化する間隔 の測定 (パルス編測定モード)や、変化の回数のカウント (イベントカウントモード) などを 行わせることもできるようになっています。

### ①・1 タイマの動作モード


MFPのタイマが特つ動作モードの機略を88ページの図7に示します。図の中で8ビットカ ウンタとなっているところがCPUによって値を読み書きすることのできるカウンタで、この シジスタのアクセスによって任意の開放数を得たり、経過時間やイベントの回数の読み取りを 行います。この各動作モードについて説明しておくことにしましょう。

## 0・01 ディレイモード

ディレイモードは、任意の開波数を得たり、一定開期で割り込みを発生するような用途に使 用されるモードです。カウンタがディレイモードにプログラムされると、MFP は8 ピットカウ ンタのクロックにプリスケーラの出力を接続します。プリスケーラというのは、入力された周 波数を固定比率で分割するものです。MFP は、プリスケーラの分周比を1/4、1/10、1/16、 1/50、1/64、1/100、1/200の中から選択できるようになっています。

X 68000ではプリスケーラへの入力として 4 MHz のクロックを与えていますので、たとえば、プリスケーラの分間比として 1/100 を選ぶと、8 ビットカウンタには 4 MHz/100=40 kHz のクロックが与えられることになります。クロックが1 回入るたびに8 ビットカウンタの値は減っていき、値が801 になると、次のクロックパルスでタイマ割り込みを発生させ、さらにタイマ出力端子(TAO/TBO/TCO/TDO) の状態を反転させます。8 ビットカウンタにはタイマデータレジスタの値が自動が自動がに再ロードされ、ふたたびカウントが始まります。したがって、最終的な分間比は、プリスケーラとタイマデータレジスタにセットした分間比の種になり

#### ●図……7 MFPのタイマの各動作モード



プリスケーラ: 分周器 ÷4,÷10,÷16,÷50,÷64,÷100,÷200から選択可

#### ます。

88

たとえば、プリスケーラとして 1/100 を選び、タイマデータレジスタに 400 をセットすると、8 ビットカウンタの出力は 4 MHz/ $(400 \times 100) = 100$  Hz となり、10 ms おきに削り込みが発生することになります。タイマ出力端子はこの周期で反転するわけですから、出てくる周波数はさらにこの半分の 50 Hz となります。

タイマAとタイマBには制御入力として TAIと TBI がありますが、このモードでは使用さ

### ⊕・● 2 パルス幅測定モード

バルス幅線定モードは、TAI/TBI入力が指定されたレベルである期間だけタイマが動くようにすることで、入力された信号のバルス幅 (日レベルないしLレベルが続いた時間)の測定が行えるようにしたモードす。このモードは、タイマAとタイマBだけで利用可能です。 X 68000 では TBI 端子はLレベルに固定されてしまっていますので、実際にこのモードが利用できるのはタイマAだけになります。

バルス解謝党モードでは、タイマのスタート/ストップを TAI、TBI 入力で行い、タイマを ストップさせたとき、すなわち、謝定の完下時に CPU に関り込みをかけることができます。HT としていずれのレベルでカウンタスタートとするかけ、AERの GPIP 4、GPIP 3の設定によ って決まり、発生する割り込みはタイマAが GPIP 4、タイマBが GPIP 3の割り込みになりま す。つまり、タイマAは GCIP 4の割り込み機構を、タイマBは GPIP 3の割り込み機構を乗 っ取るようなかたちになるわけです。このため、タイマAをバルス解測定モードにすると GPIP 4の変化による割り込み発生が、タイマBをバルス解測定モードにすると GPIP 3の変 化による割り込み発生が行えなくなります。もちろん、この場合でも、GPIP レジスタで GPIP の状態の読み出し「設定化 68000 では GPIP は読み出し専用ですがは行えますから、たんな る I/O として利用することは可能です。

AERで「1が設定されていると、TAI/TBI入力がH'レベルでタイマがスタートし、'L'レベルになるとストップするとともに CPU に割り込みが入ります 通常、GPIP 用として使っている場合、AERが1になっていると、'L'から'H'への変化で割り込み発生となりますが、パルス 帰郷定モードのときには、'I'にすると、'H'から'L'への変化で割り込みとなりますので注意してください)。

また、パルス幅制定モードは、基本的にタイマスタート/ストップ制制が外部信号で行われる ディレイモードと同等ですから、カウントが801になった次のカウントクロックでタイマの割 り込みも発生します。このとき、タイマにはタイマデータレジスタの値が自動的に再ロードさ れ、タイマストップ制制が行われるまでカウントを続けます。

測定が終了し、再度ペルス幅測定を行う場合、CPUはタイマデータレジスタに値を再告き込 みしますが、このとき、制御入力(TAI/TED がアクティブ (AERが1)なら「甘レベル、切 なら「L'レベル)になっていないことを確認してください。アクティブなときに書き込みを行う と、カウンタに正しい値がロードされない場合があります。

### ⊙・03 イベントカウントモード

このモードも、タイマAとタイマBだけが使用可能です。イベントカウントモードは、TAI や TBI の入力をクロックとして8ピットカウンタを動作させるモードです(当然のことなが ら、プリスケーラは使用されなくなります)。入力のどちら方向の変化でカウントを行うかは、 パルス解解後でモードと同様に、AERのGPIP4(GPIP3で行います。

カウンタの値が801になった後にカウントパルスが発生すると、CPUに対して割り込み(タ イマA/タイマBの割り込み)を発生するとともに、タイマカウントレジスタの値が自動的に再 ロードされます。

X 68000 では TAI 入力に V-DISP信号が接続されており、 Human 68 K はタイマAをイベントカウントモードで使用しています。

### 6.2 タイマ関連のレジスタ

タイマ制御を行うためのレジスタは、タイマの動作モードを設定するタイマコントロールレ ジスタと、8ビットカウンタの儀のリード/ライトを行うためのタイマテータレジスタの2種類 に分類できます。このうち、タイマCとタイマDはディレイモードでしか動作できないことも あって、コントロールレジスタは1本のレジスタに百額とてしまっています。

### 0·01 タイマA/タイマ Bコントロールレジスタ


タイマAとタイマBのコントロールレジスタのビット配置を図8に示します。

下位4ビットは、それぞれのタイマの動作モードを指定するものです。'0000'のときにはタイ マストップとなり、タイマ動作が禁止され、'1000'のときにはイベントカウントモードとなりま す。下位3ビットが'000'以外のときは、ビット3が'0'だとディレイモードが、'1'だとバルス編 源定モードが提択されます。

ディレイモードやパルス幅測定モードのときには、下位3ビットでプリスケーラの分周比を 選択します。

ビット4は、タイマ出力端子である TAO/TBO の出力を強動的にクリアするためのもので す。このビットを「Tにして書き込むと、タイマ出力端子の状態が強動的に「Lレベルになります。 この機能によるクリアは CPU による書き込み動作の期間だけ有効で、クリア後、次に8ビット





カウンタからのカウントアップパルスがくれば、通常動作どおり出力は反転されます。タイマ 出力が早の状態から動作制始させたいようなときのためにあると考えればよいでしょう。

### 0·02 タイマ C & Dコントロールレジスタ

タイマC とタイマDのコントロールを行うレジスタのビット配置を 92 ページの図9 に示します。タイマDの動作モードの選択をビット 0 ~ ビット 2 で、タイマCの制御をビット 4 ~ ビット 6 で行います。

この3ビットがすべて70のときには、タイマ動作が禁止されます。それ以外のときにはタイマ Cやタイマ Dはディレイモードで動作し、3ビットでプリスケーラの分開比の選択を行います。この設定は、タイマ A/タイマ B コントロールレジスタのモード設定の最上位ビットがつねに10であるとした場合と同じになります。

#### ●図…… 9 TCDCR (タイマC & Dコントロールレジスタ)



## ①・② 3 タイマデータレジスタ

それぞれのタイマごとに1本ずつ、タイマの値のリード/ライトを行うためのタイマデータレ ジスタが用意されています。タイマはカウントパルスが入るたびに減少していき、801になる と、次のパルスでタイマデータレジスタに設定した値が自動的に再ロードされます。

## ● 7 USART(シリアルポート)

MFP 内臓の USART (Universal Synchronous/Asynchronous Receiver/Transmit ter)は、全二重の同期通信/非同期通信の両方をサポートしている汎用のシリアルインタフェースです。 X 68000 ではキーボードと接続するように決められているため、キーボードの伝送モード (非同期、2400 bps、スタートビット 1ビット、データ 8 ビット、パリティなし、ストップビット 1 ビット)にあわせることになります。また、X 68000 では、USART の伝送クロックはタイマBから得るようにしており、外部データに同期させるようなことはできないため、クロックモードも 1/16 U外は遊散できません。

このように、X 68000 ではモード選択の余地はほとんどありませんが、一応どのような働きをするものなのかを知っておいたほうがよいと考え、MFPの USART の持つ機能を一通り説明しておくことにします。

## 0.1 SCR(SYNCキャラクタレジスタ)

同期転送モード時、USARTはSCRに設定されたデータが受信されるまで待ち続けます。 また送信時には、送信データが書き込まれず、アンダーラン状態になると、自動的にSCRに設 定されたキャラクタが送信されます。SCRへの設定は、UCRのWL・レットで設定したデータ 長(パリティが有効のときにはデータ長・1)以上のピットは無効となり、"0"として扱われる ため、SCRへの設定は、必ず UCRのWLピットを設定した後で行わなくてはなりません。

また、データ長が8ビットのとき以外は、USARTはパリティを自動的には付加しませんの で、ユーザ側でSYNCキャラクタにパリティを付加したデータをSCRに設定しなくてはな りません。

X 68000 では USART を非同期モードで使用しますので、SCR は無視してかまいません。

## 0·2 UCR(USARTコントロールレジスタ)

USARTの動作モードを決めるレジスタです。UCRのビット配置を 94 ページの図 10 に示します。

## 0.01 CLK

送受信速度を入力クロック周波数と同一にするか、送受信速度を入力クロック周波数の 1/16 にするかを決めます。 '1'に設定すると 1/16, '0'に設定すると同一となります。

1/16モードのときには、USART は入力されたデータからスタートピットを見つけ、自動的 にデータピットの中心をサンプリングしながらデークを取り込みます。、バソコン通信などで使 われるモデムとパソコン本体の通信などは、このモードで行われています。 X 68000 でも、キーボードとの通信はこのモードで便用します。入力クロックはタイマBの出力クロックですか ら、タイマBの出力開波数は 2400 (bps)  $\times$ 16 = 38400 Hz になるようにします。

送受信クロックが入力クロックと同一の場合, USART はクロックに同期して無条件にデー

#### ●図……10 UCR (USART コントロールレジスタ) SE88029



タを取り込むため、データとクロックが完全に同期していないとデータが化けてしまいます。 このため、このモードを選択したときにはデータとともにクロックも接続しておくか、受信さ れたデータから同期したクロックを生成するような外部回路が必要になります。X 68000 で は、クロックは MFPのタイマBに接続されていますので、このモードは選択できません。

### 0.02 WL

1キャラクタのデータ長を設定します。'00だと8ビット, '01'で7ビット, '10だと6ビット, '00'のときには5ビットとなります。 X 68000では、キーボードのデータ長が8ビットですから、'00'を設定することになります。

## 0.03 ST1, ST0

スタートビット,ストップビットの長さ,同期/非同期モードの選択を行います。'00'を設定 すると同期モードとなり,スタートビット,ストップビットとも0になります。'00'以外の場合 は非同期モードとなります。このうち、設定値10'、すなわちスタートピット1ビット、ストッ ブビット 1.5 ピットのモードは、CLK が1のとき (1/16モードのとき) だけ設定可能です。 X 68000 のキーボードは、スタートピット、ストップピットとも1ビットですから、このビッ トは701を設定することになります。

### 0.04 PE

パリティを有効とするか、無効とするかを選択します。'I'を設定するとパリティが有効とな ります。受信時にはパリティチェックが行われ、選続時にはデータの後にパリティヒットが自 動的に付加されます。ただし、8 ビット以下の SYNC キャラクタに対しては、PE が'I'になっ ていても、パリティビットは付加されません (データには必ず付加されます) ので注意してく ださい。

## 0.05 E/O

パリティを偶数パリティとするか、奇数パリティとするかを選択します。'1'のときは偶数パリティ、'0'のときには奇数パリティになります。

## 0·3 RSR(レシーバステータスレジスタ)

RSR は、受信ステータスの読み出しや、レシーバのイネーブル/ディセーブルの制御などを行うレジスタです。RSR のビット配置を 96 ページの図 11 に示します。

### 0.01 BF

BF(バッファフル)ビットは、受能バッファにデータが入っているか否かを示すビットです。 受能バッファにデータが入っていると"I'になり、UDR(USART データレシスタ)を CPU が 読み出し、バッファのデータを引き取ると"I'になります。

#### ●図……11 RSR (レシーバステータスレジスタ) \$E8801B

bit 7 bit 0 F/S or B M/CIP RF 0E PF FF RF 1: レシーパイネーブル D: レシーパディセーブル 1: SCRレジスタの内容と一致 するキャラクタも取り込む D: SCRレジスタの内容と一致する キャラクタは取り込まない 同期モード時 1: 受信パッファに入ったワードはSCRレジ スタの内容と一致している 0: 受信パッファに入ったワードはSCRレジ スタの内容と一致していない 非固期モード時 1: スタートビットをみつけた D: ストップビットをみつけた 同期モード時 '0'を書き込むと、ワードサーチモードとなる SCRレジスタの内容と一致するデータが 受信されると'1'になる 非同期モード時 1: ブレーク (ストップビットのないすべて '00'のデータ)を検出した 0: ブレーク状態ではない 1: フレーミングエラーが発生した (ストップビットがみつからない) 0:正常動作 1: パリティエラーが発生した 0:正常助作 1: オーバーランエラーが発生した 0. 正常動作 1: 受信バッファにデータが入っている

## 0.02 OE

D: 受信パッファは空

OE(オーバーランエラー)は、受信バッファに入ったデータがCPUによって引き取られないまま、次のデータが入ってきてしまった場合に発生します。新しく入ってきたデータは捨て

られます。OE ピットは、オーバーランエラー発生後、受信バッファに入っているデータが読み 出された時点でリにかり RSR レジスタを誇み出すと'0'にかります。

## 0.03 PE

PE (パリティエラー) は、受信されたアータから計算したパリティと、受信されたパリティ が一致しないと発生します。エラーが発生すると'1'に、エラーのないデータが受信されると'0' になります。

## 0.04 FE

FE (フレーミングエラー) は非同期モードのときだけ有効です。800 以外のデータを受信した後、ストップビットが見つからないとフレーミングエラーが発生し、FE ビットが1になります。正常なデータが受信できると'01に復帰します。

### 0.05 F/S or B

F/S or B (ファウンド/サーチまたはブレーク) ピットは、同期モード、非同期モードの別 によって機能が変わります。

同期モード時には、'0'を書き込むとワードサーチモードになり、SCR レジスタの内容と一致 するデータが受け取られるまで待ちます。SYNC キャラクタと同じデータが受信されると'1' になり、CPU に知らせるため、受信エラー割り込みを発生します。

非同期モードのときには、データラインがブレーク状態になったことを検出したときにTと なるステータスピットになります。ブレーク状態は、データラインが®のままになっている状 態で、ストップピットの見つからない800のデータと考えることができます(800以外のときに ストップピットが見つからないとフレーミングエラーになります)。

F/S or B ビットは、\$00 以外のデータが受け取られ、RSR が読み出されると、`0 に復帰します。

### 0.06 M/CIP

M/CIP (マッチ/文字処理中) ビットも、同期モード、非同期モードの別によって機能が変 わります。

同期モードの場合、SYNCキャラクタと同じデータが受信バッファに入ったときに'I'になり、一致しないキャラクタが受信バッファに入ると'0'に復帰します。

非同期モードの場合、スタートビットが見つかると'1'になり、ストップビットが見つかると'0'に復帰するようになります。

## 0.07 SS

SS(シンクロナスストップ)ビットは、SYNCキャラクタを受信するか否かを決めるビット です。SSビットが"0"になっていると、SYNCキャラクタと一致するデータは受信バッファに は入らず、当然、バッファフルにもなりません。

## 0.08 RE

RE(レシーバイネーブル)ビットは受闘傾的イネーブル/ディセーブルの制卵を行います。 REビットを'0'にすると、受信動作は中止され、RSRの各ステータスピットは'0'になります。' 1'になると受信動作はイネーブルとなりますが、このとき、受信クロックが供給されていなければなりません。

## **0·4** TSR(トランスミッタステータスレジスタ)

TSRのビット配置を図12に示します。TSRは、送信状態や送信動作モードの設定を行うレジスタです。





1: 送信バッファが空になっている 0: // にデータが入っている

## 0.01 BE

BE(バッファエンプティ)ビットは、送信バッファが空になっていることを示すビットです。 送信バッファが空になると、BEビットはTになり、UDR(USARTデータレジスタ)にデー タが書き込まれると、BEビットは7に復帰します。

## 0.02 UE

UE (アンダーランエラー) ビットは、送信パッファにデータが書き込まれないまま、最後の データが送信し終わってしまった場合に発生します。TE ビットによって送信をディセーブル したり、TSR レジスタを読み出すと、ITE ビットはクリアされます。

### 0.03 AT

AT(オートターンアラウンド)ビットが"1になっていると、最後のデータの送信が終わった 時点で自動的にレシーパがイネーブルになります。送信が終了した時点で、このビットは自動 的に"0"になります。

### 0.04 END

データが返信されているときにトランスミッタをディセーブルする(TEを'0'にする)と、デ ータの送信が終了した時点で END(送信終了) ビットが'I'になります。トランスミッタがイネ ーブルされると、END ビットは'0'に復帰します。

## 0.05 B

B (アレーク) ピットは、非同期モードのときだけ有効です。非同期モードのときに B ピットを Tic すると、 現在送信中のデータが送信し終わった後で送信データラインを アレーク状態 にします。 B ピットを Tic すると、 ブレーク状態は中止され、 通常状態に復帰します。 この ピットが Tic なっている III、 B E ピットが Tic なることはありません。

### 0.06 H, L

100

H、L(High/Low) ピットは、トランスミッタをディセーブルにしたときの選信データラインの状態を決めるものです。'00'のときはハイヘンピーダンス、'01'のときは'L'レベル、'10'のときは'H'レベルになります。'11'のときは少し特殊で、ルーブパックモードという一種の自己診断モードに入ります。このモードのとき、受信データラインと受信クロックラインが MFP 内部で送信データラインと送信クロックラインに接続され、送信したデータがそのまま受信される折り返し試験が行えます。通常、このピットには'10'を設定しておくとよいでしょう。

### 0.07 TE

TE (トランスミッタイネーブル) ピットは送信動作の許可/禁止を制御します。TE ピットが1になっていると、送信動作がイネーブルとなり、データの送信が行えるようになります。

## **0.5** UDR(USARTデータレジスタ)

UDR はデータの受け渡しを行うレジスタです。ここに書き込まれたデータは、送信ラインを 使って選出され、受信されたデータはこのレジスタを通して CPU に受け取られます。

## MFPの初期設定

MFP の各レジスタの設定値の一覧を 102 ページの図 13 に示します。 'I'あるいは'0'となっ ているピットは、その設定値で周定であることを、Pは設定を変更できるピットを、Xは読み出し 専用のピットや、書き込み時'1'と'0'のいずれであってもかまわないピットを示しています。

システム設定値のデータは、Human 68 K を起動した後で読み出した設定値です。タイマデータレジスタは変化しているので、10 万回ほど連続して読み出したときの最大値を表に記入しておきました。

#### ●図·····13 MFP の設定値

アドレス	bit7							bit0	システム設定値	レジスタ名
\$E88001	Х	Х	Χ	Χ	Х	Х	Х	Х		GPIPデータレジスタ
\$E88003	0	0	Х	Р	Х	1	Х	Х	\$06	アクティブエッジレジスタ
\$E88005	0	0	0	0	0	0	0	0	\$ 00	データディレクションレジスタ
\$E88007	Р	Р	Р	1	1	Р	Р	0	818	割り込みイネーブルレジスタ A
\$E88009	Р	0	Р	Р	0	1	0	0	\$3E	割り込みイネーブルレジスタB
\$E8800B	Х	Х	Χ	Χ	Χ	Χ	Х	Х		割り込みベンディングレジスタA
\$E8800D	Х	Х	Χ	Χ	Х	Χ	Х	Х		割り込みペンディングレジスタB
\$E8800F	Х	Х	Х	Х	Х	Х	Х	Х	_	割り込みインサービスレジスタA
\$E88011	Х	Х	Х	Х	Х	Х	Х	Х		割り込みインサービスレジスタB
\$E88013	Р	Ρ	Р	1	1	Р	Р	0	\$18	割り込みマスクレジスタ A
\$E88015	Р	0	Р	Р	0	1	0	0	\$3E	割り込みマスクレジスタB
\$E88017	Р	Р	Р	Р	Р	Χ	Х	Х	\$40	ベクタレジスタ
\$E88019	0	0	0	0	1	0	0	0	\$08	タイマAコントロールレジスタ
\$E8801B	0	0	0	0	0	0	0	1	\$01	タイマBコントロールレジスタ
\$E8801D	0	Р	Р	Р	0	Р	Р	Р	\$77	タイマC& Dコントロールレジスタ
\$E8801F	Р	Р	Р	Р	Р	Р	Ρ	Р	\$01	タイマ A データレジスタ
\$E88021	0	0	0	0	1	1	0	1	\$0D	タイマBデータレジスタ
\$E88023	Р	Р	Р	Р	Ρ	Р	Р	Р	\$C8	タイマCデータレジスタ
\$E88025	Р	Р	Р	Р	Р	Р	Р	Р	\$14	タイマDデータレジスタ
\$E88027	0	0	0	0	0	0	0	0	\$00	SYNCキャラクタレジスタ
\$E88029	1	0	0	0	1	0	0	Χ	\$88	USARTコントロールレジスタ
\$E8802B	Х	Х	Х	Χ	Х	Χ	0	Р	\$01	レシーバステータスレジスタ
\$E8802D	Х	Х	Р	Х	Р	1	0	Р	\$81	トランスミッタステータスレジスタ
\$E8802F	Х	Х	Х	Χ	Х	Χ	Х	Х	_	USARTデータレジスタ

X …読み出し専用/任意のデータで可 P…必要に応じて設定変更可

# 数値演算プロセッサ

数値演算プロセッサは浮動小数点演算を実行するLSIで、レ イトレーシングなど実数演算の多い用途で処理速度を大幅に 向上することができます。ここでは、数値演算プロセッサの 星体的か使用方法かどについて説明1、ます。

## ●1 概要

数値演算プロセッサは数値演算、とくに CPU が苦手とする浮動小数点演算を高速に実行す る LSI です。X 68000 では、数値演算プロセッサとして 68000 ファミリーの MC 68881 をオ プションで搭載できるようにしています。搭載する形態は、XVI 以前の機種では拡張ボード (CZ-6 BP D, XVI 以降は本体内部の専用ソケットに挿入、と異なっていますが、ソフトウェ アから見て場合にはまったく同じものとなっています。


68881は、もともと 68020と直結し、コプロセッサとして使うのか本来の表なのですが、 68000 などの他の一般的な CPU 上接続することもできるようになっています。X 68000 では、 6881の、この機能を利用して、周辺 I/O デバイスとしてアクセスするようにしています。 68020 の場合には、CPU がコプロセッサ専用の命令を解釈し、6881とのこまごまとしたやり とりをすべて自動的にこなしてくれるのですが、X 68000 のような使い方の場合には、このあ たりの銀件をすべてソフトウェアで行わなくてはならないため、扱いか少々面削れなっていま す。この意では、まず、6881 内部の冷算処理機能や冷算等命令の説用などを行い、最後に 6881 との郷かなやりとりの方法を説明していくことにします。

## •2

## 68881の内部レジスタ

6881の内部レジスタの一覧を図1に示します。これらのレジスタへのアクセスは、あくまで も演算命令やデータ転送命令などを利用して行われるものであり、CPUから見て、あるアドレ スに直接配置されるものではありませんので注意してください。

#### ●図……1 68881 の内部レジスタ



FP0~FP7: 浮動小数点データレジスタ FPCR: コントロールレジスタ FPSR: ステータスレジスタ FPIAR: 命令アドレスレジスタ

## 0·1 FPn

FP 0から FP 7の8本の80ビット長のレジスタは評動小数点データレジスタです。68881 の高額定理などは、これらのレジスタを使用して行います。8本のレジスタは、まったく同等 のものであり、あるレジスタがけか特殊なものとして扱われるようなことはありません。ちょ うど CPU のデータレジスタ (D0-D7) に担当するようなものと考えればよいでしょう。

## 0.2 FPCR, FPSR, FPIAR

FPCR は、68881が発生する例外的なイネーブル/ディセーブルの制御、演算結果の丸め处 理の指定などを行うものです。FRCRの PREC ビット (図2) によって、丸が柄皮を単精皮 や倍納度に変更できる機能は、あくまでも拡張柄皮での演算が行えない他の計算機との互換性 を維持するためのものであり、演算速度も、拡張柄皮のときよりもかなり落ちてしまいますの で、通常拡張柄皮以外を指定する必要はないでしょう。

FPSRは、演算エラーやオーバフローなどが起こってしまったときに、状況の解析や後始末を行う際に有効なステータスや除算命令の商データなどが格納されます。

FPSRのコンディションコードバイトは演算命令の終わりでセットされるものです。107ページの図3に示した各条件が成立すると'1'になります。

商バイトは、モジュロ (FMOD) 命令や IEEE 剩余 (FREM) 命令を実行したときにセットされます。


例外ステータスパイトは、最後に行われた浮動小数点演算やデータ転送で発生したエラーや オーパフローなどの例外状態を示すために使用されます。

アクルード例外バイトは、IEEEで規定されている5種類の例外ビットが入っています。こ の各ピットは例外ステークスパイトから生成されますが、例外ステークスパイトが高質のたび にセット/リセットされるのに対して、アクルード例外バイトは発生した条件が OR されてい きます。これにより、一連の高算処理の前にアクルード例外バイトをクリアしておき、終了後 に0のままになっているかどうかをチェックするだけで、一連の演算がすべて問題なく行われ たかどうかを知ることができます。


FPIAR は、実行された最後の浮動小数点命令のアドレスを保持するものです。このレジス 対は 68020と 直結した場合に、割り込みによって中断された流質処理の実行を、割り込み処理 の終了後に再開するために使用されるものです。 X 68000 の場合のように 6888 を 1/0 デベ スとして接続したときにはあまり意味がないレジスタですが、アクセスすることは可能です。

#### FPCR と FPSR の詳細を図2と図3に示しますので参考にしてください。

#### ●図……2 FPCR (コントロールレジスタ)



#### ●図……3 FPSR (ステータスレジスタ)




# 3 6

## 68881が扱えるデータ フォーマット

6881が外部とのやりとりで扱うことのできるデータフォーマットを図4に示します。 6881の内部演算自体はつねに拡張精度で行われており、また。浮動小数点データレジスタに は FPCR で指定した丸が精度でデータが格納されています。 内部で保持している精度と指定

●図……4 68881 が扱うことができるデータのフォーマット



された型が異なる場合、68881 は自動的に型変換を行います。つまり、外部から転送されたデータは必ず内部で拡張精度に変換され、外部に転送するときには拡張構度から指定された型に変換された後、転送動作が行われるわけです。

各フォーマットの横のカッコの中に書いてあるアルファベットは、その壁の略称としてメー かであるモトローラが推奨しているものです。68000のアセンブラで MOVE、Bのように整指 定を行いますが、それと同じようなもので、たとえば、単精度実数の転送では、 'FMOVE、S' のように記述します。

### ◎・1 実数データのフォーマット

バイト, ワード, ロングワードの各整数型は, すべて 68000 CPU で扱われる整数データと 同じですので、とくに説明はいらないでしょう。

単精度、信精度、拡張精度の各実数フォーマットはすべて IEEE 規格に準じています。ただ し、拡張精度のうち、ビット 64からビット 79までの 16 ビットはつねにゼロであるため、 68881 内部では省略され、80 ビットデータとなっています。

10 進数で実数を表現するとき、 $7.2 \times 10$  の 3 乗といったように、整数部分を 1 桁にして表現しますが、IEEE による 2 進数の実数表現も、これと同じように整数部分を 1 桁にした仮数部と指数部に分けて表します。10 進数の場合には、整数部分には 1 から 9 までの数値がきますが、2 進数では 1 にしかなりえません。小数部分を仮りに f、指数を e で表せば、f . f

単精変実数と倍精変実数では、この無駄な整数部分を省略し、データ中には小数部分だけを 格納しています。拡張補度実数では、64ビットの仮数部の最上位ビットが整数部分で、上位か ら2桁目以降が小数部分として扱われます。

指数部分は正。負いずれの場合も存在しますので、表せるデータの半分あたりの値にオフセットをかけています。たとえば、単精度実数なら、指数部は8ビットありますので、87F(127) だけ足した値が格納されます。指数部が2%ら指数データは87F, 2½なら880、2½なら87 Cとなるわけです。

各実数フォーマットにおける実数の表現を110ページの図5にまとめておきましたので参 等にしてください。図中、正規化数とあるのが通常の評劃小数点データの表現です。非正規化 数というのは、値の絶対値があまりにも小さくなり、アンダフローを起こす限界のときの値で、 指数部分がり、仮数部の整数データが0となっているデータの扱いを示しています。仮数部の 小数データもすべて0になっていると、ゼロを示すことになります)、通常、単梢接や搭精度の 場合、仮変部分の整数につれに1として扱いますが、指数が0のときには、例外として整数部

#### ●図……5 実数のフォーマットのまとめ



_	単精度	倍精度	拡張精度		
s	1	1	1		
e	8	11	15		
ш	-	-	16		
Ł j	_	_	1		
f	23	52	63		
計	32	64	96		
	(-1) <sup>1</sup> ×1,f×2 <sup>n-127</sup> (-1) <sup>1</sup> ×0,f×2 <sup>-125</sup>	$(-1)^{5} \times 1.1 \times 2^{4-123}$ $(-1)^{3} \times 0.1 \times 2^{-1322}$	(-1) <sup>3</sup> × j. f×2 <sup>e-16383</sup> (-1) <sup>5</sup> × 0. f×2 <sup>-16383</sup>		
	3.4×10 <sup>38</sup> 1.2×10 <sup>-38</sup> 1.4×10 <sup>-45</sup>	1.8×10 <sup>307</sup> 2.2×10 <sup>-308</sup> 4.9×10 <sup>-324</sup>	6×10 <sup>4931</sup> 8×10 <sup>-4933</sup> 9×10 <sup>-4952</sup>		
The same of the sa	e u j f	s 1 e 8 u	s 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		

分が0であるという扱いで数値を表現しますので注意してください。

### 0.2 特殊な実数データ


実数演算を行っていると、特殊な条件への配慮不足や、数学的には問題がなくても、68881 が 表現できるデータの範囲に限界があるために結果がのや無限大といったものになる場合があり ます。これらを通常の正規化数、先ほど説明した非正規化数とともに図6 にまとめておきまし た。

最後のNANというのはNot A Numberの頭文字をとったもので、無限大÷無限大など、数学的に意味を持たない演算を行った場合に68881が演算結果として返すものです。

### ○ 3 68881内部のデータフォーマット

6881 内部での演算処理途中の結果は図7のようなフォーマットとなっています。演算を繰り返したときの精度落ちを防ぐため、仮数部分は拡張精度の64 ビットに対して67 ビットとな

#### ●図……6 特殊な実数データのフォーマット



#### ●図……7 68881 内部での演算途中のフォーマット



っており、また乗算命令実行時のオーバフローやアンダフロー検出などを容易にするため、指数が 17 ビット用意されています。

# •4

## 68881とのインタフェース

68881 と X 68000 のコミュニケーションをとるためのレジスタ一覧を 112 ページの図 8 に

示します。これらのレジスタは、68020が数値演算プロセッサやメモリマネジメントユニットな どの各種のコプロセッサとコミュニケーションをとるために規定した CIR (コプロセッサイン タフェースレジスタ) の規定にもとついています (一部不要なレジスタは省略されています)。

68881が 68020と直結された場合には、これらのレジスタとのやりとりは CPU である 68020 が自動的に行うため、プログラマがレジスタの存在を意識する必要はありませんが、 X 68000 の場合には、6881を I/O デバイスとして核酸していますので、CPU になりかわってソフトウェアでこれらのレジスタをコントロールする必要があります。このため、演算のバフォーマンスはどうしても直結した場合よりも落ちますが、I/O デバイスとしているため、複数の 68881 を同時にコントロールすることも可能となります。シャープ純正の数値源第プロセッサボード CZ-GBPI では、ビン設定によって 2 種類のアドレスを選択することができるようになっています。レジスタのアドレスは、標準認定では ESPE000 ~ SE9E01F、ビン設定の変更で SE9E608 ~ SE9E09F となります (Human 68 K で使用される浮動小数点源算ドライバでは、このうる機準設定側はかサポートされていません)。

●図……8 CIR (コプロセッサインタフェースレジスタ)



ベースアドレス:\$E9E000(標準) \$E9E080(2枚目)

(R) :読み出し専門 (W) :書き込み専用 (R/W):読み書き可

### **0·1** 応答CIR

応答 CIR は、68881 が自分自身の動作状態やホスト CPU によるサービスの要求を示すた めに使用されます。応答 CIR はいつでも読み出すことができます。ホスト CPU は、このレ シスタの館(プリミティブと呼びます)をチェックしながら動作することで、68881 と同期をと る (沙頭をあわせる) ことができます。応答 CIR の内容の詳細は後で説明します。

### 0·2 コントロールCIR

68020のコプロセッサインタフェースの規定では、コントロール CIR は、ホスト CPU が コプロセッサに対して例外アクノリッシや命令の実行アポートを指示するために使用するもの となっています。68881 では、このレジスタへの書き込みをすべてアポート命令として受け取り ます。このレジスタに書き込みが行われると、68881 は実行中の処理をただちに中止し、ベンディングされている例、信節エラーなど)をすべてクリアした後、アイドル状態に復帰します。 68881 に例外が発生したような場合、ホスト CPUは、このレジスタに書き込み動作を行い、 異常状態から同様させます。

### 0·3 セーブ CIR

ソフトウェアではアクセスされない 68881 の内部状態を読み出すために用意されているレシスタです。マルチタス OS などでは、複数のクスクが 68881 を使用する可能性があります が、タスクが切り替わったときに、68881 がまだ前のタスクが発行した消算命令を採行である と、おかしなことになってしまいます。このような事態を避けるため、現在処理している状態 をそのままメモリなどにセーブしておき、次にふたたび同じタスクに戻ってきたときに、その 内容を面接して、中断された消算処理の続きをやらせる必要があります。このような目的で設 けられているのが FSAVE と FRESTORE 命令で、セーブ CIR は FSAVE 命令の実行のた めに設けられているレジスタです。

このレジスタを読み出すと、68881 は現在の処理動作を中断し、動作状態ステータスを返します。ホスト CPU は、返されたデータを見て必要な分のデータを読み出します。

### 0·4 リストアCIR

FRESTORE 命令を実行するためのレジスタです。ホスト CPU は、このレジスタにセー プCIR を読み出したときに最初に返されたデータ (ステートフレーム) を書き込みます。この レジスタへの書き込みが行われると、68881 は動作を中断し、与えられたステートフレームのフ オーマットをチェックした後、リストア動作を開始します。ホスト CPU は、残るデータを 68881 に書き込み、中断されていた動作を開始します。

フォーマットが不正であった場合、ホスト CPU はコントロール CIR への書き込みを行い、 68881 をアイドル状態に復帰させます。

### 0·5 オペレーションワードCIR

68881 は、このレジスタを使用しません。このレジスタへの書き込みは無視されます。

## 0.6 □マンドCIR

ホスト CPUが 68881 に命令を書き込むために使用します。各種の演算命令やデータ転送命令は、すべてこのレジスタへの書き込みで開始されます。コマンドの詳細は、後で説明します。

### 9·7 コンディションCIR

68020と直結された場合、このレジスタは浮動小数点の条件付き命令(条件分岐命令など)を 実行するときに使用します。X 68000では、6881 は1/0 デバイスとして接続されていますの で、この CIR は条件チェック (等しい、大きい、小さいなど) を行うために使用できます。

### 0·8 オペランドCIR

ホスト CPUと 68881 との間のデータ転送に使用されます。浮動小数点データの受け渡しなども、このレジスタを通じて行います。

### O·g レジスタ選択 CIR

複数浮動小数点データレジスタ転送命令 (FMOVEM命令) を実行するとき、6881からホ スト CPUにレジスタマスクを渡すために使用します。ホスト CPUは遊されたデータの1の 数をカウントすることで、転送するレジスタの数を知ることができます。

### 0·10 命令アドレス CIR

応答 CIRの PC ピットがセットされているときに、ホスト CPUが PC (プログラムカウン 列の値を渡すために使用します。68881 が命令を実行しているときに、割り込みなどが発生す る可能性がある場合、現在の PC の値を 68881に渡します。 X 68000 のように I/O デバイス として接続した場合にはあまり利用する意味はないでしょう。 ここへの書き込み要求は無視し てもかまいません。

### 9·11 オペランドアドレス CIR

68881 は、この CIR を使用しません。アクセスはすべて無視されます。

# ●**5** 応答プリミティブ

応答プリミティブの一般的なフォーマットを 116ページの図 9 に示します。

CA ビットは、68881 がなんらかのサービス要求を行っていることを示しています。

PC ビットは、ホスト CPU から PC (プログラムカウンタ) の値を受け減すことを 68881 が要求しているときにセットされます。この要求は、X 68000 のように 1/O デバイスとして使っているときには意味を持ちません。68881 側でも、そのような利用法を考慮し、この要求は無視されてもかまわないようになっています。

DR は、68881 とホスト CPU との間のデータ転送方向を示します。'0'のときにはホスト

#### ●図……9 68881 応答プリミティブのフォーマット



カムアゲイン (CPUによるなんらかのサービスの要求: '1'で要求あり)

CPUから 68881へ、1'のときには 68881からホスト CPUへの転送であることを示します。 機能ビットはプリミティブの種別を示し、パラメータはそれぞれのプリミティブに付施した 情報をホスト CPU に渡すために使用されます。

### 0・1 ヌルプリミティブ

ヌルプリミティブの詳細を図 10 にぶします。ヌルプリミティブは、68881 が自身のステータ スを知らせるとともに、ホスト CPU との同期をとるものです。ヌルプリミティブの各ピット の組み合わせとその内容の対応関係を図中に示しておきましたので、参考にしてください。 68881 は、これ以外の組み合わせの値を返すことはありません。

### 0.2 実効アドレス評価/データ転送プリミティブ

実効アドレス評価/データ転送プリミティブは,68881がホスト CPUに対して浮動小数点データやコントロールレジスタの値の転送要求を行うために使用されます。

#### ●図……10 ヌルプリミティブの内容



値	CA	PC	ŀΑ	PF	TF	内 容
\$ 0800	0	0	0	0	0	コンディションCIRへの書き込みに対する応答(条件=真)
\$ 0801	0	0	0	0	1	// ( // =偽)
\$ 0802	0	0	0	1	0	68881がアイドル状態であることを示す
\$ 0900	0	0	1	0	0	68881が内部処理を実行中であることを示す
\$ 4900	0	1	1	0	0	プログラムカウンタの値を要求しているほかは\$0900と同じ
\$ 8900	1	0	1	0	0	応答レジスタの再読み出し要求
\$C900	1	1	0	0	0	プログラムカウンタの値を要求しているほかは\$8900と同じ

#### ●図……11 実効アドレス評価/データ転送プリミティブの内容

bit 15	14	13	12	11	10	8	7					bit0
111	РC	DR	11	'0'	有効〈e	a>		,	長	ð		

値	対応するオペレーション	PC	DR	有効(ea)	長さ	転送するデータ
\$9501/\$D501	浮動小数点演算命令	Х	0	101	\$01	バイト
\$9502/\$D502	FMOVE XX, FPm	X	0	101	\$02	ワード
\$9504/\$D504		X	0	101	\$04	ロングワード/単精度実数
\$9508/\$D508	(OPCLASS:010)	X	0	110	\$08	倍精度実数
\$960C/\$D60C		Х	0	110	\$OC	拡張精度実数/バック形式BCD
\$B101	FMOVE FPm, XX	0	1	001	\$01	バイト
\$B102		0	1	001	\$02	ワード
\$B104		0	1	001	\$04	ロングワード/単精度実数
\$B208	(OPCLASS:011)	0	1	010	\$08	倍精度実数
\$B20C		0	1	010	\$0C	拡張精度実数/バック形式 BCD
\$9704	FMOVE XX, FPcr	0	0	111	\$04	転送するコントロールレジスタは4パイト
\$9504	FMOVEM XX, FPcr-list	0	0	101	\$04	// 4 //
\$9608	(OPCLASS:100)	0	0	110	\$08	// 8 //
\$960C		0	0	110	\$0C	// 12 //
\$B304	FMOVE FPcr, XX	0	1	011	\$04	転送するコントロールレジスタは4パイ
\$B104	FMOVEM FPcr-list, XX	0	1	001	\$04	// 4 //
\$B208	(OPCLASS:101)	0	1	010	\$08	// 8 //
\$B20C		0	1	010	\$0C	// 12 //

このプリミティブの詳細、プリミティブ値と対応する 68881 のオペレーション、転送するデータタイプの対応を図 11 に示します。このプリミティブは命令実行時に一度だけ返され、それ り降はヌルプリミティブに変化します。

### 0.3 単一メインプロセッサレジスタ転送プリミティブ

プリミティブのフォーマットを図12に示します。

このプリミティブは、複数評動小数点データレジスタ板送命令において、転送するレジスタ リストをデータレジスタで指定するモードを選択した場合、6881からメインプロセッサに要 求されます。ホスト CPUが 68020で、6881が直結されている場合には、要求されたデータ レジスタの内容が CPUによって自動的に転送されますが、X 68000の場合には、次に書き込 たデータが使用されるだけであり、レジスタ番号ピットはとくに意味を持ちません。

#### ■図……12 単一メインプロセッサレジスタ転送プリミティブの内容

bit 15							8								
11	'0'	'0'	.0.	11	11	'0'	'0'	.0,	.0,	.0,	'0'	'0'	レジ	スタ	#

値	レジスタ#	転送するレジスタ
\$8C00	000	D0
\$8001	001	D1
\$8C02	010	D2
\$8C03	011	D3
\$8C 04	100	D4
\$8C05	101	D5
\$8C06	110	D6
\$8C07	111	D7

### ④・▲ 複数コプロセッサレジスタ転送プリミティブ

複数コプロセッサレジスタ転送プリミティブのフォーマットを図13に示します。このプリ ミティブは、68881が複数の浮動小数点データレジスタを外部との間で転送することを要求す るために使用します。

長さフィールドは転送される各レジスタのバイト数を示しますが、68881 の場合にはつねに 80 C になります。

#### ●図……13 複数コプロセッサレジスタ転送プリミティブの内容

11	'0'	DR	'0'	'0'	'0'	'0'	11	長さ(つねにSOC)
L-		011		_	_	Ľ	٠.	200 (110,0000)

値	DR	転送方向
\$810C \$A10C	0	メモリから68881への転送 68881からメモリ //

### 9·5 命令前例外取得プリミティブ/ 命令中例外取得プリミティブ

命令前例外取得プリミティブは、68881がなんらかの異常を検出し、ホスト CPU に対して 現在のオベレーションをアポートし、例外処理の開始を要求するために使用します。命令中例 外取得プリミティブは、浮動小数点データレジスタから外部への板送命令の実行中に例外が発 生したと巻に論的されるプリミティブです。

それぞれのプリミティブのフォーマットを図14と図15に示します。下位8ビットのベクタ ビットは、発生した例外状態を示すのに使用されます。68881が発生するベクタ番号と、その内 窓の対応も図中に示しておきましたので参考にしてください。

#### ●図……14 命令前例外取得プリミティブの内容

bit 15	14	13					8	7	bit0
.0,	PC	'0'	111	111	111	'0'	'0'	ベクタ番号	

値	PC	ベクタ番号	内 容
S5C0B	1	\$0B	Fラインエミュレータ
\$5C30	1	\$30	アンオーダ条件での分岐 /セット
\$1031	0	\$31	不正確な結果
\$1C32	0	\$32	ゼロによる浮動小数点の除算
\$1C33	0	\$33	アンダフロー
\$1C34	0	\$34	オペランドエラー
\$1C35	0	\$35	オーバフロー
\$1C36	0	\$36	シグナリング NAN

#### ●図……15 命令中側外取得プリミティブの内容

bit 15						8	7 bit0
.0, .0,	.0.	11	11	11	.0.	11	ベクタ番号

値	ベクタ番号	内 容
\$1D0D	SOD	コプロセッサブロトコル違反
\$1D31	\$31	不正確な結果
\$1D32	\$32	ゼロによる浮動小数点除算
\$1D33	\$33	アンダフロー
\$1D34	\$34	オペランドエラー
\$1D35	\$35	オーバフロー
\$1D36	\$36	シグナリングNAN

# 6

### 68881とホストCPUの コミュニケーション

応答プリミティブは種類が多く、68881とホスト CPU とのコミュニケーションは厄介なように思えますが、実際には命令ことに応答されるプリミティブの種類はほぼ決まっているため、考えなくてはならない応答の種類はそれほど多くありません。

### ◎・】 68881内レジスタ間演算/データ転送命令

68881 内部の浮動小数点データレジスタどうしての演算やデータ転送 (FADD, X FP 0, FP 1 など) の手順を図 16 に示します。

まず、CPUがこれらの命令をコマンド CIR に書き込みます。図中、アクセスするレジスタ の欄は、そのオペレーションでホスト CPUがアクセスするレジスタを示しており、応答 CIR の欄はその時点での応答 CIR の値を示しています。

68881は、ホスト CPUに対して、応答 CIR に\$0900 か\$4900(スルプリミティブ:内部処理実行中)をセットします。このブリミティブの PC ビットがセットされているとき、68881は ホスト CPUに現在の PC (プログラムウンタ) の値の書き込みを要求しているわけですが、これは X 68000 のような他い方の場合にはとくに意味を持ちませんので、無視してしまってかまいません、(書き込んでもエラーにはなりませんが)。

#### ●図----16 ホスト CPU と 68881 のコミュニケーション(その1)

69881内レジスタ間演算/データ転送命会(OPクラス:000)

ホストCPUの動作	68881 <i>0</i>	動作	アクセスするレジスタ	応答CIRの値
	Į.	(アイドル)		\$0802
コマンド書き込み			コマンドCIR	
応答読み出し 🛪			応答CIR	\$0900/\$4900
PC書き込み(省略可)	演算		命令アドレスCIR	\$0900
	丸め			
		(アイドル)		\$0802

CPUか応答 CIR を読み出すと、6881 は動作を開始し、演算、丸め処理を実行し、データ を指定された浮動小数点データレジスタに格納します。

命令の実行が終了すると、68881 は応答 CIR を\$0802 (ヌルプリミティブ:アイドル状態) として、ホスト CPU から次の要求がくるのを待ちます。

### ●・2 レジスタと外部データの間の演算/ 外部からレジスタへのデータ転送命令

浮動小数点データレジスクと外部から書き込まれるデータとの間の演算 (FADD.S  $\sharp$  32, FP 0 など) や、外部から浮動小数点データレジスタへのデータ転送 (FMOVE.S  $\sharp$  11, FP 2 など) の手順を、122 ページの図 17 に示します。

まず、ホスト CPUはコマンド CIRに演算命令やデータ転送命令を書き込みます。688日は、 この命令に対し、実行アドレス評価/データ転送プリミティブを応答 CIR にセットし、ホスト CPU に対してデータ転送を要求します。

次にホスト CPU は、68881 が要求しているデータをオペランド CIR 軽由で 68881 に転送 します。転送が終了すると、68881 は応答 CIR の値を50900 (ヌルブリミティブ: 内部処理実 行中)とし、データの型象機、演算。 丸め処理などを行い、結果を命令で指定された浮動小数 成データレンスタに転送します。

#### ●図·····17 ホスト CPU と 68881 のコミュニケーション(その 2)

レジスタと外部データ間の演算/外部からレジスタへのデータ転送命令(OPクラス:010)

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み―		コマンドCIR	
応答読み出し◀──		応答 CIR	実効アドレス評価/ データ転送プリミティフ
PC書き込み(省略可) オペランド(データ) 書き込み		命令アドレス CIR オペランド CIR	\$8900
応答読み出し◀──		応答 CIR	\$0900
	変換		
	演算		
	丸め		
	(アイドル)		\$0802

### ◎・3 レジスタから外部へのデータ転送

68881 内部の浮動小数点データレジスタの読み出しの手順を図 18 に示します。

データフォーマットとしてバック形式 10 進データを指定した場合、デーク形式 (小数点以下 の桁数など) の指定が必要になります。このデータ形式を K ファクターと呼びます。 K ファク ターを命令中に含めてしまうのが前的 (スタティック) K ファクター, データとして別途与え るのが傾的 (ゲイナミック) K ファクターです。

レジスタから外部への転送手順は、ダイナミックKファクターが使用される場合と、それ以 外の場合に区別されます。

まず、通常の転送では、コマンド CIR にコマンドを書き込むと、応答 CIR として88900 か 8C900 (ヌルプリミティブ: 応答レジスタの再読み出し要求) を返し、68881 内部のデータから コマンドで指定されたフォーマットへの変換動作を開始します。

変換が終了すると、応答 CIR は実行アドレス評価/データ転送プリミティブに変わります。 ホスト CPU は、68881の、この応答を待って、オペランド CIR からデータを読み出します。

### ●図·····18 ホスト CPU と 68881 のコミュニケーション(その3)

レジスタから外部へのデータ転送(OPクラス:011) ダイナミック Kファクターなしの場合

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み―		コマンドCIR	
応答読み出し <del>ベーー・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・</del>	変 換	応答 CIR 命令アドレス CIR	\$8900/\$C 900
応答読み出し◀──		応答CIR	実効アドレス評価/ データ転送プリミティフ
レジスタ読み出し★		オペランドCIR	
応答読み出し 🕶 🚃		応答CIR	\$0802
	(アイドル)		

### レジスタから外部へのデータ転送(OPクラス:011)ダイナミックKファクターありの場合

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み――		コマンド CIR 応答 CIR	単一メインプロセッサレジス: 転送プリミティブ
PC書き込み(省略可) レジスタ転送		命令アドレス CIR オペランド CIR	\$8900
応答読み出し	変換	応答CIR	\$8900
レジスタ読み出し◀		応答CIR	実効アドレス評価/ データ転送プリミティブ
オペランド(データ) 転送		オペランドCIR	
応答読み出し▼	(71 F)V)	応答 CIR	\$0802
	*		

読み出しが終了したら、ホスト CPU は応答 CIR を再度読み出します。このときの応答 CIR は\$0802 (ヌルブリミティブ:アイドル技術) となっています

ダイナミックKファクターが指定された場合、最初の応答プリミティブでは、単一メインプ ロセッサレジスタ転送プリミティブが落されます。ホスト CPU は、この応答を見てオペラン ド CIR 経由でKファクター値を 68881 に転送します。

68881は、Kファクター値を受け取ると、応答 CIR を88900 (ヌルプリミティブ: 内部処理 実行中)とし、内部データの変換動作を開始します。

変験が終了した後の動作は先ほどの通常の転送と同じで、実行アドレス評価/データ転送プリ ミティブを待った後、データの転送を実行し、最後に応答CIRでヌルブリミティブを受け取っ て終了します。

### ⊕・4 コントロールレジスタの転送命令

FPCR、FPSR、FPIARの1つ、あるいは複数を転送するのがこの転送命令動作です。転送手順を図19に示します。基本的には浮動小数点データ転送と大差ありませんが、データ変換動作が不要な分、かんたんになっています。

コマンドを書き込んだ後、応答 CIR として実行アドレス評価/データ転送プリミティブが返されます。ホスト CPU は、これを受け取った後、データの転送を行います。転送するコントロールレジスタとして複数のレジスタが指定されている場合には、このデータ転送が何度か繰り返されることになります。

転送が終了したら、応答 CIR を読み出します。このときの値としては\$0802 (ヌルプリミティブ:アイドル状態) が返ってきます。

### 0.5 複数浮動小数点データレジスタの転送

複数浮動小数点データレジスタ転送動作を 126ページの図 20 に示します。

複数評動小数点データレジスタ転送は、転送するレジスタの指定を命令中に含める場合(ス タティックレジスタリスト)と、別のパラメータとして与える場合(ダイナミックレジスタリ スト)の2通りがあります。

スタティックレジスタリストの場合、最初の応答CIRとして、複数コプロセッサレジスタ転送 CIR か返されます。ホスト CPU は、この後、レジスタ選択 CIR を読み出し、 Tでなっているビットの数を数えることで転送するレジスタの数を把握します。これをもとに、ホスト

### ●図-----19 ホスト CPU と 68881 のコミュニケーション(その 4)

コントロールレジスタ転送(読み出し)命令(OPクラス:100)

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み		コマンドCIR	
応答読み出し◀──		応答 CIR	実効アドレス評価/ データ転送プリミティン \$8900
レジスタの転送◀	-	オペランド CIR	
応答読み出し◆		応答 CIR	
	(アイドル)		\$0802

コントロールレジスタ転送(書き込み)命令(OPクラス:101)

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み―		コマンド CIR	実効アドレス評価/
応答読み出し▼		応答CIR	データ転送プリミティフ \$8900
オベランド(データ) 転送		オペランド CIR	
応答読み出し◀		応答CIR	
	(アイドル)		\$0802

CPU は 68881 とオペランド CIR 経由でデータの転送を行い、最後に応答 CIR を読み出して終了します。

ダイナミックレジスタリストを使用した場合、最初の応答としては単一メインプロセッサレジスタ転送プリミティブが返され、ホスト CPUからレジスタリストの転送を要求します。ホスト CPUは 68881 にレジスタリストを渡します。これ以降の動作は、スタティックレジスタリストの場合と同一です。

#### ●図----20 ホスト CPU と 68881 のコミュニケーション(その 5 )

複数浮動小数点データレジスタの転送(ダイナミックレジスタリスト)

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み	<b>→</b>	コマンドCIR	
応答読み出し◀		応答 CIR	単一メインプロセッサレジ スタ転送プリミティブ
レジスタリスト書き込み		オペランドCIR	\$8900
応答読み出し▼		応答CIR	複数コプロセッサレジスタ 転送プリミティブ
レジスタマスク読み出し 🔫		レジスタ選択 CIR	\$8900
レジスタ転送マ		オペランド CIR	
応答読み出し▼		応答CIR	\$0802
	(アイドル)		

#### 複数浮動小数点データレジスタの転送(スタティックレジスタリスト)



### 0.6 条件付き命令処理動作

条件付き命令というのは、条件分岐 (Bcc) などの命令の総称です。68881 が 68020 と直結

#### ●図·····21 ホスト CPU と 68881 のコミュニケーション(その 6)

条件付き命令処理動作

		応答CIRの値
(77.4.1511)		
(J1 FW)		
	コンディション CIR	
	応答 CIR	\$0800/\$0801
(アイドル)		
	(F1 FN)	コンディション CIR 応答 CIR

されている場合には、68020 は 68881 から返されたステークスをもとに分岐などを行いますが、X 68000 のような使い方では、このような処理が CPU によって行われることはなく、たんなるステークスチェック命令として使うよりありません。

この命令のコミュニケーション手順を図21に示します。最初のアクセスでコマンドCIRではなく、コンディションCIRを使うことに注意してください。

応答 CIR として返ってくるのはヌルプリミティブです。指定した条件が成立した場合には 80800. 成立しなかった場合には80801が返されます。

### **◎·7** FSAVE/FRESTORE命令処理動作

6881 の内部ステータスのセーブ/リストアを行う命令です。この命令の処理手順を 128 ペ ージの図 22 に示します。

FSAVE 命令の場合、セーブ CIR の読み出し動作から転送動作が開始されます。このとき 返ってくる値としては、次の4種類があります。

\$0018 : NULL ステート (転送するデータはなし)

\$0118 : カムアゲイン

\$XX 18 : アイドルステート (転送するデータは 24 (\$18) バイト)

\$XXB4 : ビジーステート (転送するデータは 180 (\$B4) バイト)

XX は 68881 のバージョンを示します。カムアゲインが返ってきた場合、ホスト CPU は再 度セーブ CIR の読み出しを行い、カムアゲイン以外のステータスが返ってくるのを待ちます。 カムアゲイン以外のステータスが返ってきたら、ホスト CPU は、各フォーマットごとに必

#### ●図·····22 ホスト CPU と 68881 のコミュニケーション(その 7 )

#### FSAVE命令処理動作

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
セーブ CIRの読み出し	<b>+</b>	セーブCIR	\$0802
オペランド(データ)転送 🕶	(71 FA	オペランドCIR	

#### FRESTORE処理動作



要な量のデータ読み出しを行い、68881の内部ステータスを保存します。

FRESTORE 命令は、ちょうどこれとは逆の動作です。リストア動作は、リストア CIR に セーブ CIR 読み出し時に受け取ったステート情報を書き込むことからスタートします。この 後、リストア CIR を再度読み出し、NULL、IDLE、BUSY のいずれかのステートが入って いるのを確認して、セーブしておいた 68881 の内部ステートの書き込みを行います。

### 0·8 例外処理動作

命令の実行時、68881 がなんらかの異常を見つけたときの動作が例外処理動作です。例外動作 には命令前例外処理動作。BSUN 例外動作、Fラインエミュレータ例外(68881)が実行できな い命令を受け取ったときの)動作、FSAVEフォーマット例外(FSAVE命令動作中に FSAVE 命令を実行しようとしたときの)動作、FRESTOREフォーマット例外(Uストア CIR に書

#### ●図······23 ホスト CPU と 68881 のコミュニケーション(その 8)

#### 命令前例外処理動作

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの動作
	(アイドル)		\$0802
コマンド書き込み―― 応答読み出し <del>***</del> 例外アクノリッジ の書き込み		コマンド CIR 応答 CIR コントロール CIR	命令前例外取得プリミ ティブ
	(アイドル)		\$0802

#### 命令中例外処理動作

ホストCPUの動作	68881の助作	アクセスするレジスタ	応答 CIR の動作
	(アイドル)		\$0802
コマンド書き込み―		コマンドCIR	
応答読み出し▼		応答CIR	\$C900
PC書き込み (省略可)	変換	命令アドレス CIR	\$8900
応答読み出し▼		応答CIR	実効アドレス評価/データ   送ブリミティブ   \$0900
オベランド(データ) <del>。</del> 転送		オペランド CIR	
応答読み出し◀		応答 CIR	命令中例外取得プリミティ
例外アクノリッジの 書き込み		コントロールCIR	
	(アイドル)		\$0802

### ●図·····24 ホスト CPU と 68881 のコミュニケーション(その9)

#### BSUN例外動作

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コンディション書き込み		コンディション CIR	
応答の読み出し◀─		応答 CIR	命令前例外取得
PCの書き込み(省略可) 例外アクノリッジ書き込み・	-	命令アドレス CIR R コントロール CIR R	
	(アイドル)		\$0802

### ●図……25 ホスト CPU と 68881 のコミュニケーション(その 10)

Fラインエミュレータ例外動作

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	(アイドル)		\$0802
コマンド書き込み		コマンドCIR	
応答読み出し▼		応答 CIR	命令前例外取得プリミ ティブ
PC書き込み(省略可) 例外アクノリッジの書き		命令アドレス CIR コントロール CIR	
込み	(アイドル)		\$0802

いずれの場合も、ホスト CPUは、68881からの例外通知を受け取った後、コントロール CIR への書き込みを行い、68881をアイドル状態に復帰させます。

#### ●図----26 ホスト CPU と 68881 のコミュニケーション(その 11)

#### FSAVEフォーマット例外処理動作

ホストCPUの動作	68881 の動作	アクセスするレジスタ	応答 CIR の値
			(前のFS AVE/FRESTORE命) 令処理中
セープCIR読み出し◀─	(S 0218)	セーブCIR	
アポート書き込み	-	コントロールCIR	
	(P1 FIV)		\$0802

#### FRESTOREフォーマット例外処理動作

ホストCPUの動作	68881の動作	アクセスするレジスタ	応答CIRの値
	_ <del>į</del>		
リストア CIR 書き込み		リストアCIR	
リストア CIR読み出し 🔫	(\$02XX)	リストアCIR	
アポート書き込み		コントロールCIR	
	(71 FN)		\$0802
	+		

# 07

## 68881の命令フォーマット

68881の命令の大部分は、コマンド CIR を利用して与えるものです。ここでは、このようにして利用できる命令の説明を行うことにします。

### ●・1 一般的な命令(OPクラス000/010)

68881 の命令フォーマットは、その上位3 ビットで大きく分類でき、この3 ビットを OP クラスと呼んでいます。68881 で通常使用する演算命令や、外部から 68881 へのデータ転送は、

すべて OP クラス 000 と 010 に分類されます。OP クラス 000 はレジスタどうし、010 はレジスタと外部データの間の演算や外部からレジスタへの転送命令を示します。

これらの命令のフォーマットを図27に示します。

ディスティネーションレジスタ#フィールドは、演算の対象や演算結果の格納先として使われる浮動小数点データレジスタ番号を示します。

機能フィールドは演算命令の指定に使用します。機能フィールドの値と行われる演算の関係 を図の中に示しておきましたので、参考にしてください。

## ● 2 FMOVECR (Move from Constant Rom)命令

68881 は、円周率や自然対数の底 (2.71828・・・・・) など、数値演算のときによく使用される定数値をあらかじめチップ内部の ROM に持っています。これを読み出し、浮動小数点データレジスタに転送するのが FMOVECR 命令のです。FMOVECR 命令の命令フォーマットを 134 ページの図 28 に示します。上位の9 ピットは、先ほどの一般的な命令の R/M フィールドを '1'、ソースフィールドを '11' としたピットパターンにあたります。

下位7ビットは、68881 内部の定数 ROMのオフセット (定数の番号と呼んだほうが適切か もしれません)を指定します。オフセット値と格前されている定数値の対応を図中に整理して おきましたので参考にしてください。表に載っていないオフセット値のところにもなながしか のデータが入っていますが、これは 68881 のマイクロコードが使用するためのもので、ユーザ には解放されていません (様来、内容が変更されないという保証もありません)。

### 0.3 浮動小数点レジスタから外部への転送

浮動小数点レジスタから外部への転送命令 (FMOVE FP 0, XX など) の命令フォーマット を 135 ページの図 29 に示します。

#### ●図·····27 68881 の命令フォーマット (OP クラス: 000/010)



機能	命令	
\$00	FMOVE to FPn	データ転送
\$01	FINT	整数部分の取り出し
\$02	FSINH	SINH(双曲SIN)
\$03	FINTRZ	整数部分の取り出し (0に丸める)
\$04	FSQRT	平方根
\$06	FLOGNP1	Log (x + 1)
\$08	FETOXM1	e*-1
\$09	FTANH	TANH(双曲TAN)
\$ 0 A	FATAN	TAN-'(アークTAN)
\$0C	FASIN	SIN <sup>-1</sup> (アークSIN)
\$0D	FATANH	TANH-「(双曲アークTAN)
\$0E	FSIN	SIN
\$0F	FTAN	TAN
\$10	FETOX	e <sup>x</sup>
\$11	FTWOTOX	2 <sup>x</sup>
\$12	FTENTOX	10*
\$14	FLOGN	Log
\$15	FLOG 10	Log <sub>10</sub>
\$16	FLOG 2	Log <sub>2</sub>

機能	命令	
\$18	FABS	絶対値
\$19	FCOSH	COSH (双曲コサイン)
\$1A	FNEG	-X (補数)
\$1C	FACOS	COS"(アークCOS)
\$1D	FCOS	COS
\$1E	FGETEXP	指数部の取り出し
\$1F	FGETMAN	仮数部の取り出し
\$20	FDIV	除算
\$21	FMOD	モジュロ剰余
\$22	FADD	加算
\$23	FMUL	乗算
\$24	FSGLDIV	単精度除算
\$25	FREM	剩余(IEEE形式)
\$26	FSCALE	$FP_n \times INT(2^x)$
\$27	FSGLMUL	単精度乗算
\$28	FSUB	減算
\$30	l)	SINとOOSを同時に求め
1	FSINCOS	る(下位3bitでCOSを入
\$37	Ų.	れるレジスタ選択)
\$38	FCMP	比較
\$3A	FTST	オペランドのテスト
\$40	1	
- 5	}(未使用)	
\$7F	IJ	

#### ■図……28 FMOVECR (定数データの転送)

bit15					10	9	7	6		bit0
0	1	0	1	1	1	ディスティレジ	ネーション スタ ド		ROMオフセット	


	格納されている値
\$00	π
\$0B	Log 10 2
\$0C	e
\$0D	Log <sub>2</sub> e
\$0E	Log <sub>10</sub> e
\$0F	0.0
\$30	Log <sub>e</sub> 2
\$31	Log <sub>e</sub> 10
\$32	10 0
\$33	10 1
\$34	10 <sup>2</sup>
\$35	10 <sup>4</sup>
\$36	10 <sup>8</sup>
\$37	10 <sup>16</sup>
\$38	10 32
\$39	10 <sup>64</sup>
\$3A	10 128
\$3B	10 256
\$3C	10 512
\$3D	10 1024
\$3E	10 2048
\$3F	10 4096

ビット7~9で転送元の浮動小数点データレジスタの番号を、ビット10~12の3ビットで 外部に出力されるデータフォーマット(型)を指定します。68881は、浮動小数点データレジス タのデータ (通常は延謀制度です)を指定された型に変換して出力してきます。

下位アピットは、データフォーマットとしてバック形式 10 進 (BCD) を指定したときに仮 数部や小数部の構裁指定を行うために使用するものです。前に書いたように、この指定をKフ アクターと呼び、Kファクターの指定を命令中に含めるのをスタティックKファクター、別途 データとして与えるのをダイナミックKファクターと呼びます。

Kファクターフィールドは、データフォーマットがパック形式 10 進以外のときにはすべて 10 としてください。

データフォーマットが011、すなわち、スタティックKファクターの場合、Kファクターフィールドは桁数の指定を行うデータが入ります。このデータがり、あるいは食である場合には、ソースデータの小数部分の桁数を指定し、正の数の場合には仮数部分の桁数を指定します。たとえば、ソースデータが3141.59265のとき、Kファクターが-3だと小数点以下3桁、すなわち3141.593 (丸めが行われるため、最下位桁が3になります)となり、これが正規化されて3.141593 E+3 が返ってきます。同様に、Kファクターが 0 だと、3.142 E+3 となります。



■図……29 FMOVE FPn, XX(浮動小数点データレジスタから外部への転送)

10111 か1111 以外のときは Kファクタビットはすべて '0' にすること

Kファクターが+3のときには、仮数部の桁数が3桁ということですから、3.14 E+3、+5 なら3.1415 E+3 というぐあいになります。

データフォーマットが'111'、すなわち、ダイナミックKファクターの場合には、Kファクタ ーフィールドはKファクターのデータが入ったメインプロセッサのレジスタ (D 0~D 7) 番号 を指定します。これは 68881 が 68020 と直結されているときに有効なもので、X 68000 の場合 にはとくに意味はありません (コミュニケーション手順のところも参照してください)。

ダイナミックKファクターを使用した場合、68881にKファクターデータを別途引き渡さな くてはなりません。この手順については、先に説明したコミュニケーション手順のところを参 照してください。

### 0.4 コントロールレジスタの転送

68881 が持っている FPCR、FPSR、FPIAR の各レジスタの転送を行うのがこの命令です。 命令のフォーマットを図 30 に示します。

ビット 12、11、10がそれぞれ FPCR、FPSR、FPIAR に対応し、'l'になっているレジス タが転送対象となります。ニーモニック上はWーコントロールレジスタの転送を行う FMOVE FPCr と、複数のコントロールレジスタの転送を行う FMOVEM FPCr に分かれますが、命 令フォーマットはどちらも同じで、たんにビット 12、11、10 のうち、どれか 1つしか l'になっ ていないか、複数がl'になっているかというだけのことです。

#### ●図……30 コントロールレジスタの転送 (FMOVE FPcr/FMOVEM FPcr)



### 0.5 複数浮動小数点データレジスタの転送

68000の MOVEM 命令に相当するのが、複数の浮動小数点データレジスタの転送命令 (FMOVEM) です。命令フォーマットを図 31 に示します。

8本の浮動小数点データレジスタのどれを転送し、どれを転送しないかは、レジスタ選択フィールで指定する方法(精的レジスタリスト)と、別途データとして与える方法(動的レジスタリスト)のいずれかで選択できます。さらに、レジスタリストの各セットと各レジスタの対応が支通りずつあります。複数のデータレジスタを転送する場合、68000ではポストインクリ



メント ((A 0+)など) やブリテクリメント ((-A 0)など) のアドレッシングモードを使用するのが一般的ですが、この両者ではデータ転送を行う順序が逆になります (プリテクリメントでFP 0、FP 1、FP 2 の順等で待避したものをポストインクリメントで取り出すときはFP 2、FP 1、FP 0 の順で添出される)。68881 は、どちらの順序でのデータ入出力も可能なようにしているわけです。

これらの組み合わせで得られる計4通りの転送モードのいずれを使用するかを選択するのが モードフィールド、データの転送方向を決めるのが dr ビットです。

### ◎・6 条件付き命令のフォーマット

条件付き命令とは条件分岐命令などの総称ですが、X 68000 の場合には 68881 を I/O デバ イスとして接続していますので、この命令はたんに条件を与えて前回までの演算結果がそれと 一致するか否かをチェックするだけの命令になります。

この命令のフォーマットを 138 ページの図 32 に示します。

下位6ビット(コンディションフィールド)で条件を与えると、68881はそれと演算の結果得

られているフラグを比較し、与えられた条件が成立するか否かを応答 CIR によって返してきま

#### ●図……32 条件付き命令



す。コンディションフィールド値が810以上の命令の場合、68881 内部の NAN(NotA Num ber:無駅大主無駅大など、数学的に意味のない演算を行った場合セットされる) ビットがセッ トされていると、FPSR レジスタの BSUN ビットをセットします。

# 8

## サンプルプログラム

6881 の使用方法の例として、ROM内データの読み出し、単電演算(SIN(1.0))、二項演算 (3.1415+2.7182) の 3 つのサンプルプログラムをつくってみましたので参考にしてくださ

#### ●リスト……1 ROM 内データの読み出し

```
* 68881内部にある円周率データの読み出し
/* XCの場合には
* #define volatile
 * の1行を入れてください
#include "stdio.h"
union DAT {
   unsigned char cdat:
   unsigned short sdat;
   unsigned int idat;
   float
            fdat:
   double
             ddat:
} dat:
struct CIR {
    unsigned short response;
    unsigned short control;
    unsigned short save:
    unsigned short restore:
                                 /* Not used */
    unsigned short operation word:
    unsigned short command;
    unsigned short reservel;
    unsigned short condition:
    unsigned int operand;
    unsigned short register_select;
```

```
unsigned short reserve2:
   unsigned int instruction address;
                                         /* Not used */
   unsigned int operand address:
}:
volatile struct CIR *cir = (struct CIR *)0xe9e000:
void main():
void wait copro():
void main()
   SUPER(0):
   cir->command = 0x5c00; /* FMOVECR #0, FP0 */
   wait copro(0x0802):
   cir->command = 0x6400:
                             /* FMOVE. S FPO. xxx */
   wait copro(0xb104):
   dat. idat = cir->operand:
   wait copro(0x0802):
   printf("PAI = %f\n", dat, fdat):
void wait copro(response)
   unsigned short response;
   unsigned int i.ack:
   for (i=0: i<0x20: i++) {
       ack = cir->response;
       printf("%04xYn", ack);
       if ((ack & Oxbfff) == response)
           break:
   printf("**********"):
/*----実行結果----
 * 0900
 * 0802
 * ********
 * 8900
 * h10/
 * ********
```

```
* 0802
* ********
* PAI = 3.141593
*/
```

#### ●リスト……2 単項演算(SIN(1.0))

```
* sin(1,0)の計算
/* XCの場合には
* #define volatile
* の1行を入れてください
*/
#include "stdio.h"
union DAT {
  unsigned char cdat;
  unsigned short sdat:
  unsigned int idat:
  float fdat:
  double ddat;
} dat:
struct CIR (
   unsigned short response;
   unsigned short control;
   unsigned short save;
   unsigned short restore;
   unsigned short operation word; /* Not used */
   unsigned short command:
   unsigned short reservel;
   unsigned short condition:
   unsigned int operand:
  unsigned short register select:
   unsigned short reserve2;
  unsigned int instruction address:
  unsigned int operand address; /* Not used */
```

```
volatile struct CIR *cir = (struct CIR *)0xe9e000:
void main():
void wait copro():
void main()
   SUPER(0):
   dat. fdat = 1.0:
   cir->command = 0x440e; /* FSIN.S #1.0.FP0 */
   wait copro(0x9504):
   cir->operand = dat.idat:
   wait copro(0x0802);
   cir->command = 0x6400; /* FMOVE. S FPO, xxx */
   wait_copro(0xb104);
   dat.idat = cir->operand;
   wait_copro(0x0802);
   printf("SIN(1.0) = %f\n", dat. fdat);
void wait copro(response)
   unsigned short response;
   unsigned int i.ack:
   for (i=0; i<0x20; i++) {
        ack = cir->response:
        printf("%04xYn", ack);
        if ((ack & 0xbfff) == response)
           hreak:
   printf("**********"):
}
/*---- 実行結果----
 * 9504
 * ********
 * 0900
 * 0802
 * *******
```

```
* 8900

* b104

* *********

* 0802

* *********

* $18(1.0) = 0.841471

*/
```

### ●リスト……3 二項演算(3.1415+2.7182)

```
* 3.1415+2.7182の計算
*/
/* XCの場合には
* #define volatile
* の1行を入れてください
*/
#include "stdio.h"
union DAT {
   unsigned char cdat;
   unsigned short sdat:
  unsigned int idat;
   float fdat;
  double
            ddat:
dat:
struct CIR {
   unsigned short response:
   unsigned short control:
   unsigned short save;
   unsigned short restore:
   unsigned short operation word; /* Not used */
   unsigned short command:
   unsigned short reservel;
   unsigned short condition:
   unsigned int operand;
   unsigned short register select:
   unsigned short reserve2:
```

```
unsigned int instruction address:
   unsigned int operand address;
                                        /* Not used */
volatile struct CIR *cir = (struct CIR *)0xe9e000;
void main():
void wait copro():
void main()
   SUPER(0):
   dat. fdat = 3.1415;
   cir->command = 0x4400: /* FMOVE #3.1415.FP0
   wait copro(0x9504);
   cir->operand = dat.idat:
   wait copro(0x0802);
   dat. fdat = 2.7182:
   cir->command = 0x4422:
                              /* FADD. S #2, 7183, FPO */
   wait copro(0x9504):
   cir->operand = dat.idat;
   wait copro(0x0802):
   cir->command = 0x6400:
                              /* FMOVE, S FPO, xxx */
   wait copro(0xb104);
   dat.idat = cir->operand:
    wait copro(0x0802):
   printf("3,1415 + 2,7182 = %f\forall n", dat, fdat);
void wait copro(response)
   unsigned short response:
   unsigned int
                  i ack:
   for (i=0: i<0x20: i++) {
       ack = cir->response:
       printf("%04xYn", ack):
       if ((ack & 0xbfff) == response)
           break:
```

```
printf("*********");
/*----実行結果----
* 9504
* *******
* 0802
* *******
* 9504
* ******
* 0802
* *******
* 8900
* b104
* ********
* 0802
* ********
* 3.1415 + 2.7182 = 5.859700
*/
```

# RTC

RTCは、現在の日付、時刻を保持するLSIです。X68000では、RTCを計時動作のほか、指定時刻になると自動的に立ち上がるタイマ動作の実現のために使用しています。ここでは、RTCのアクセス方法などについて説明します。


## ● ¶ RTC周辺ブロック図

X 68000 は、日付、時刻などの保持やアラーム(20イマ)動作を行う RTC(リアルタイム クロック)としてリコ一般の RPGCI5 という IC を使用しています。X 68000 では、この IC を時計としての用途のほか、指定時刻での本体電源の ON(20イマ機能)や、本体前面にある TIMER-LED の点域制御をどに使用しています。

X 68000の RTC 周辺回路のプロック図を 148 ベージの図 1 に示します。基本クロックとしては、時計 1C 用では一般的な 32.768 K 1 K 1 K 1 を使用しており、この発展制波数を内部で分周して 1 秒単位のクロックを作成しています。

RP5C15にはALARMとCLKOUTという2つの出力信号があります。ALARM出力は、日付、曜日、時、分があらかじめ設定したものと一致するとLレベルとなる出力です。 X 68000ではタイマ機能として使用するとともに、この出力を MFP (マルチファンクションペリフェラル)の GPIP 0 のビンに接続し、このピンの出力データが読めるようにしています。 CLKOUT 端子は、ソフトウェアによって、Lレベルやハインビーデンス状態。6 種類の 周期でのバルス出力のいすれかが選択できるようになっている出力です。X 68000では

### ●図-----1 RTC 周辺ブロック図



### TIMER-LED の占減動作に使用しています。

RP5C15の電源は、本体背面のメインスイッチが OFFにならないかぎり供給される電源ラ イン (VCC2) とパッテリの両方から供給されるようになっています。 VCC 2が供給されてい るとき、電源は RP5C15に供給されるとともに、抵抗を通してパッテリを充電しています。 VCC 2が切れたとき (背面のメインスイッチを切ったときや停電したとき)には、この充電し ていたパッテリによって、除計は納作しつプけます。

# **2** RTCのレジスタ

RTCの持つレジスタの一覧を図2に示します。RTCには通常8ビット (バイト) 単位でア クセスしますが、RTCはデータバスを4ビットしか持っていないため、有効なのは最下位の4 ビットだけです。

RTC のレジスタは2つのパンク構成になっており、どちらのパンクにアクセスするかは、 MODEレジスタ (アドレス: \$E8A01B) のビット0で指定します。RTCのレジスタのうち、

■図-----2 RTC のレジスタ

	BANK 0					BANK 1						
アドレス	内	容	D <sub>3</sub>	Dz	D <sub>1</sub>	Do	内;	容	D <sub>3</sub>	Dz	D <sub>1</sub>	Do
\$E8A001	1 秒力	ウンタ					CLKOU セレクトレジ					
\$E8A003	10秒	//					Adjust					
\$E8A005	1分	//					アラー 1分レジ					
\$E8A007	10分	//	$\overline{}$				アラー 10分レジ					
\$E8A009	1時間	//					アラー 1時間レジ					
\$E8A00B	10時間	//	$\overline{}$				アラー 10時間レ					
\$E8A00D	曜日	//					アラー		$\overline{}$			
\$E8A00F	1日	//					アラー 1日レジ					
\$E8A011	10日	//	$\overline{}$		/		アラー 10日レジ					
\$E8A013	1月	//					(未使	用)	$\overline{}$		$\overline{}$	$\overline{/}$
\$E8A015	10月	//		/	/		12/24F	時間・クタ				
\$E8A017	1年	//					うるう: カウ	年 ンタ				
\$E8A019	10年	//					(未使	用)			$\overline{}$	/
\$E8A01B	MODE レジ		タイマ EN	アラーム		BANK 1/0	MODE レジス		タイマ EN	アラーム EN		BANK 1/0
\$E8A01D	TEST	スタ	テスト3	テスト2	テスト1	テスト0	TEST レジス	9	テスト3	テスト2	テスト1	テスト(
\$E8A01F	RESET コント		1Hz ON	16Hz ON	タイマ RESET	アラーム RESET	RESET コントロー		1Hz ON	16Hz ON	タイマ RESET	アラー/ RESET

MODE レジスタ、TEST レジスタ、RESET コントローラの各レジスタは、バンク指定はなく、つねに\$E8A01B、\$E8A01D、\$E8A01F 番地でアクセスできます。

年月日のレジスタは、すべて BCDフォーマットでアクセスされ、1の位を保持するものと、 10の位を保持するレジスタに分かれています。設定する値のレンジチェックなどは行われませ 人ので、ありえない値(1の位を設定するレジスタに80 A 以上の値を設定するなど)を行わな いように気をつけてください。

## CLKOUTセレクトレジスタ

CLKOUT セレクトレジスタのドット配置を図3に示します。CLKOUT レジスタは、CLK OUT 端子にどのような信号を出力するのかを決定します。 CLKOUT レジスタのうち有効な のは下位3 ビットで これによって図じ示すようた8 種類の出力を選択します。X 68000 では、 CLKOUT 端子を本体前面の TIMER-LED の点減に使用しており、CLKOUT 端子がHレ ベルのときに点灯するようになっています。このため、このレジスタに'111'を設定すると消灯 '000'にすると (ハイインピーダンスはHレベルと同じと考えてください) 点灯。'101'を設 定すると1秒周期で点滅するようになります。

設定を7017にしたときは立ち上がりエッジ (Lから日への変化) と秒カウンタが進むタイミ ングが一致しており、'110'に設定したときは立ち上がりエッジが分カウンタが進むタイミング と一致しています。

### bit 7 bit 0 CLKOUT CLKOUT端子の出力波形選択 nnn: ハイインピーダンス nn1:16.384KHz 010: 1.024KHz D11: 128Hz

■図·····3 CLKOUT セレクトレジスタ BANK 1. SE8A001

1Hz\*1 1 Hz\*2 111: "L"レベル固定 \*1:CLKOUTのすち上がりで 秒カウンタが進む \*2: CLKOUTの立ち上がりで 分カウンタが進む

100: 16Hz


101:

110:

## 0.9 アジャストレジスタ

アジャストレジスタのビット配置を図4に示します。アジャストレジスタは、砂カウンタ(1 秒カウンタと 10 秒カウンタ)をアジャスト、すなわち 0 にクリアするものです。アジャストは たんなるクリアと異なり、秒カウンタの値が 30 以上のときには分カウンタがインクリメント

#### ●図····· 4 アジャストレジスタ BANK 1, \$E8A003




します。たとえば、10時29分29秒のときにアジャストすると10時29分00秒に、10時29分30秒のときにアジャストすると10時30分00秒となります。

アジャストレジスタは最下位ビットだけが有効で、このビットをT'にするとアジャスト動作 になります。

## 0.3 12/24時間セレクタ

12/24時間セレクタは、時計を 12時間計でカウントするか。24時間計でカウントするかを指定するものです。このレジスタのビット配置を図るに示します。12時間計とした場合、10時間 レジスタのビット 1か午前/午後を示すビットとなります。10°で午前、11°で午後を示すようになります。X 68000では 24時間計でカウントを行っています。

### ●図····· 5 12/24 時間セレクタ BANK 1, \$E8A015




\*12時間計のとき,10時間 カウンタのピット1で午 前/午後が示されます。 (0:午前,1:午後)

## 0・4 閏年カウンタ

この例が措置が欠に行われるのは両暦 2100年、いまから100年以上も先のことですから(西暦 2000年は100で割り切れる年ですが、400でも割り切れるため、閏年となります)、このレジスタには両暦の年数を4で割った金りを書き込めばよいことになります。

### ●図····· 6 関年カウンタ BANK 1, \$E8A017



\*西暦2099年までは、必ず 4年ごとに閏年となるた め、西暦の"年"を4で 初った余りを設定すれば よい

## 0·5 MODEレジスタ

MODE レジスタは、計画動作やアラーム動作の許可/禁止、レジスタバンクの選択を行うレ ジスタです。ピット配置は場了のようになっています。ピットのは、RPSC15 のレジスタバ ンクのどちら側にアクセスするかを決めるものです。一度書き込むと、次に別の値を書き込む までその状態のままになります。Human 68 K は連常動作時にはこのレジスタの変更は行わないようなので、デバッかなどで書き込みを行っても大丈夫です。

#### ●図····· 7 MODE レジスタ \$E8A91B



ビット2はアラーム動作(X 68000では指定時間に電源が入るタイマ動作用に使用)の許可/ 禁止制御で、'1'を書き込むとアラーム動作がイネーブルになります。

ビット3 はタイマ動作。信時動併:の亦可/禁止動仰で、'0' を書き込むと検以降のカウント 動作が受比され、'T'を書き込むと通常動作になります。タイマ動作を禁止しても、移以下のカ ウンタは動作しており、1回分のカウントアップは内部で覚えていますので、1秒以下の時間 であれば、このビットを 'T'にしたままでも解剖が作れることはありません。

## 0.6 テストレジスタ

テストレジスタのビット配置は154ページの図8のようになっています。これらはRP5C15 のチップメーカ (リコー) での出荷検売用に使うものです (時間が通常よりも速く動いたりす ストうです)。 通常は10月外のデータは設定しないでください。

## 0·7 | RESET⊐ントローラ

RESET コントローラのビット配置を 154ページの図9 に示します。RESET コントローラ は、アラームの初期化、秒以下のカウンタのリセット、ALARM 出力端子からの出力パルスの 選択などを行うレジスクです。

RP5C15の ALARM 出力端子は、1 Hz のパルス、16 Hz のパルス (いずれもデューティは 50 パーセント)、内部に設定した時刻と現在の時刻の一致の3つの要因の OR 条件で出力さ

### ●図-----8 テストレジスタ \$E8A01D



### ●図……9 RESETコントローラ \$E8A01F



れます。ヒット4とピット3は1 Hz、16 Hz パルスを ALARM 出力端子から出力するか否かを指定するピットで、9 で出力が0 N、1 で 0 FF になります。両方と6 ON にすることもできますが、1 Hz が最ごった波形になってしまうので、実際にはいずれか一方だけを0 N にするほかないでしょう。X 68000 では ALARM 出力はタイマ動作用として使いますので、これらのピットはいずれも1 T(0FF) に設定します。

0: Ht 7: ON

タイマリセットは、 秒末満の桁 (ソフトでは読み出せない部分です) のカウンタを 0 にクリ アするビットです。このビットを 'I' にするとクリアされ、'0' にすると通常動作になります。 アラームリセットはアラーム動作の一致検出回路をリセットしますが、このリセットは、少々 変わっています。 RP 5 C 15 のアラーム検出は、 日、曜日、時、分の4つの条件の一致を見て いますが、 アラームリセットはこれらの比較器を維維的に一致した状態にしてしまい、 アラー 本特刻 (日、曜日、時、分) 設定レジスタに書き込みを行うと、その書き込んだレジスタの分 だけかびー受球態になります。 このような一見ややこしい動作になっているのは、たとえば、「毎日 18:00 と 22:00」といったような動作を行わせる場合、毎日日年、曜日などを設定しなおす手間を省こうと考えられているためです。アラームリセットによって、新たにアラーム時刻設定レジスタ側に書き込まないかぎり、強制的に一致した状態にされているため、設定動作を省略できます。この例ではアラームの略、グルレジスタブは1を変更すればすむわけです。

## 3 RTCのアクセス

RTCの時刻はCPUとは関係なく動作していることと、CPU側からは一度には1つのレジスタしかアクセスできないことから、アクセスには少々気を使う必要があります。

## 0.1 時刻の読み出し

時刻の読み出しの際、注意しなくてはならないのは、CPUがレジスタを順に読み出している 間に桁上がりを起こす可能性があるということです。たとえば、19:59:59と20:00:00の 境目で、CPU切時間を終わ析から順に読み出していると、読み出すタイミングによって20: 00:59ともったり、20:59:59と読み出されたりしてしまうわけです。これを避けるには次の ようながおかよります。

- 1)読み出す前に時計を停止させ (MODE レジスタのタイマ EN ビットを使用する), 読み 終わった後に解除する。
- 2)時計データを二度読みし、一致しなければもう一度読み出す。
- 3)1 Hz 信号に同期してデータを読み出す (CLKOUT や ALARM を 1 Hz 出力にして GPIP で読む)。

X 68000 では CLKOUT 端子や Alarm 端子は LEDの点滅やタイマ機能に使用しているため、実際に利用しやすいのは 1)と 2)の方法です。ソフト的にかんたんなのは 1)の方法で、間違って時計を止めたままにしないという点では 2)のほうが安全であるといえるでしょう。

なお、RTC内部の時刻変更タイミングはCLKOUTの立ち上がり(LからHへの変化点)

です。アラーム出力は、CLKOUTと比べ、位相が第)180度ずれており、アラーム出力の立ち 下がりから 96 ws 後に RTC の時刻の単新が行われます。

## ◎・2 時計データの書き込み

時計データを書き込んでいる最中に桁上がりなどが起こると妙な設定になってしまいます。 これを避けるには次のようなお法が考えられます。

1)時刻読み出し方法の1)と同じように時計を止めてから設定する。

2) RESET コントローラレジスタのタイマリセットビットで秒より下の桁をクリアし、停止 させてから書き込む。

3)1 Hz 信号に同期させてデータを書き込む。

このうち3)の方法は、読み出しのときと同じ理由で X 68000 では利用しにくいと思われます。1)の方法では秒より下の桁のカウンタの動作は継続していますので、設定直後の1秒の進み方が強くなりますから、2)の方法を併用したほうがよいでしょう。

時計データの書き込みのときには 12時間計か 24時間計かの設定、関年カウンタの設定は必ず行うようにしてください。

## ◎・3 その他の設定について

以下、ここまでで触れられなかった設定に関する事項をまとめておきましたので参考にして ください。

## ❸・❸ 1 年カウンタ

RTC の年カウンタは関年の処理とは独立して動いているため、設定する年数は酒暦の下2 桁である必要はありません。Human 68 Kでは酒暦から 1980 を引いた値が設定されているも のとして扱っています。

### ❸・❸ 2 曜日カウンタ

曜日カウンタはたんに1日ごとに0~6までの値を順にとっていく7進カウンタで、どの値を日曜日に対応させるかはユーザまかせとなっています。Human 68 K では日曜日を0 として扱っています。

### ○・○3 アラーム機能

アラームの設定は、次のような手順を守るようにしてください。

1)アラームディセーブル (MODE レジスタのビット 2 を'0'にする)

2) アラームリセット (RESET コントローラレジスタのビット 0 を'1'にする)

3)100 us以上ディレイ

4) アラームレジスタへの設定

また、アラーム機能を使う場合には、本体背面のメイン電源スイッチを切らないようにして ください。



## サンプルプログラム

時計の読み出しを行うかんたんなサンプルを作成してみましたので、参考にしてください。 このプログラムでは二度読み方式を採用しています。

### ●リスト……1 時計の読み出し

/\*

\* RTC読み出しサンプル

\*

```
/* XCの場合には
 * #define volatile
* の1行を入れてください
#define TRUF
#define FALSE 0
char *dayofweek[7] = {"SUN", "MON", "TUE", "WED", "THU", "FRI", "SAT"};
volatile unsigned char *rtc base = (unsigned char *)0xe8a001:
volatile unsigned char *rtc mode = (unsigned char *)0xe8a01b:
unsigned char c_time[2][7]:
void main():
int cmp time():
void read time():
void print time():
void bank():
void main()
   unsigned int
                  hnk:
   SUPER(0):
   hank(0).
   bnk = 0:
   read time(c time[bnk ^= 1]);
   while(!cmp_time(c_time[0], c_time[1]))
       read time(c time[bnk ^= 1]):
   print_time(c_time[0]);
int cmp time(src. dst)
   unsigned char *src. *dst:
   unsigned int
    for (i=0: i<7: i++)
       if (*src++ != *dst++)
           return (FALSE):
   return(TRUE):
```

159

```
void read time(buf)
   unsigned char *buf;
   volatile unsigned char *rtc:
   unsigned int i:
    rtc = rtc base:
    for (i=0; i<3; i++, rtc += 4) {
        *buf++ = (*rtc & 0xf) + (*(rtc+2) & 0xf)*10;
    *buf++ = *rtc & 0xf:
    rtc += 2:
    for (i=0; i<3; i++, rtc += 4)
       *buf++ = (*rtc & 0xf) + (*(rtc+2) & 0xf)*10:
void print time(buf)
    unsigned char buf[]:
    unsigned int i;
    printf("[YY/MM/DD HH:MM:SS] <%04d/%02d/%02d %02d:%02d:%02d>Yn",
                1980+buf[6], buf[5], buf[4], buf[2], buf[1], buf[0]);
    printf("[Day Of Week ] <%s>Yn", dayofweek[buf[3]]);
void bank(bnk)
    unsigned int bnk;
    if (bnk)
        *(rtc mode) |= 1:
    else *(rtc_mode) &= 1;
```

## 画面制御

シャープが独自開発した LSI 群で固められた画面制御機構は、X 68000 のもっとも特徴的な部分であるといえるでしょう。ここでは、X 68000 の持つ各種の表示モードや画面制御機構などについて説明します。


## X68000の画面構成

X 68000 は、他のパソコンには見られないほど強力な响面表示機構を持っています。ビジネス用途におけるパソコンでの响面表示のほとんどは、文字とごくかんたんなプラフ表示程度なので、ハードウェアもそれにあわせ、漢字表示別の画面と、16 色程度が吸えるグラフィック 両面を持っているだけというのが一般的です。これに対し X 68000 は、攝画速度が命であるり アルタイムのアクションゲームから、レイトレーシングに代表される、高密度で、数万色以上の両像表示、さまざまな文字フォントこも対応したウィンドウシステムなど、さまざまな「表示に関する要求に対して、CPU の負荷を極力低減しつつ、柔軟に対応できるような設計が行われています。

X 68000 の画面構成を 162 ページの図 1 に示します。


X 88000 は、グラフィック画面(1 ~ 4面)、テキスト画面(4面)、スプライト(画面上に 128 郷、同一水平線上に32 側まで)、BG 画面(バックグラウンド画面、2 面まで)の独立した画面を持っており、これらが合成されたうえにピテオ画像との合成(スーパーインポース)が行われた後、1 つの画面として CKT に表示されるようになっています。これらの画

### ●図·····1 X 68000 の画面構成



面はそれぞれ異なる性格を持っており、目的に応じて使い分けたり、組み合わせて使用することで、多秒を表現を容易に実現できるようになっています。ここでグラフィック、テキスト、 BG、スプライトの各画面ことに、それぞれの構造と特徴などをかんたんにまとめておきましょう。各画面の構造を図2に示しますので、参考にしてください。

### ●図……2 グラフィック、テキスト、BG、スプライトの各画面の構造概略



## 0・1 グラフィック画面

グラフィック画面は、お絵書きソフトやレイトレーシングなど、多くの色を扱いたい場合に 適した画面です。カタログなどでうたわれている 65336 色画時表示が行えるのも、この画面で す。モードとしては、65336 色モードのほか、256 色、16 色モードがありますが、24 高い画面 ードでも、つねに画面正の1ドットは1ワード(16 ビット)となっています。 図に描くとき、 データのビットを強分時画に・項面方向になるようにすると説明しやすくなることから、「華重 型」と呼ぶこともあります。 指定されたドット位置に対応するメモリ番地に色コードを書き込 むだけで、そのドットの色が決まりますし、色コードの取り込みも指定したドット位置のメモ リを読み出すだけで行えます。 扱う色数が増えても揺動に要する手間はまったく変わらず、画 面上のデータとの演算もかんたんであるなど、グラフィック表示には有利ですが、半面、1ワードのアクセスでは1ドットしか書き込めないため、文字表示のように多くのドットを同時に 書き込みたい場合には向いていません。

## 0.2 テキスト画面

グラフィック画面とちょうど遊の性格を持っているのがテキスト画面です。テキスト画面と いう名称から、文字表示しかできないように思われるかもしれませんが、X 68000 のテキスト 画面は一種のグラフィック画面にほかなりません。任意の位置にドットを打ったり、消したり することももちみん可能でも。

テキスト画面が先ほど説明したグラフィック画面と違うのは、テキスト画面はビット配列が 水平(積) 方向になっているということです。つまり、1ワード分のデークが積方向の16ドットに対応しているわけです。グラフィク画面では16ドットの書き込みをするのには、たとえ 白黒表示であっても必ず16回の書き込み動情が必要でしたが、テキスト画面ではこれが1回 の書き込みで行えるため、文字パターンのようにあらかじめ用意されているパターンを表示さ せるような場合には便利になっています。

X 68000では、このようなテキスト画面を4プレーン分持っていて、それぞれのプレーンが 色コードの各ヒットに対応しています。これによって、最大16色(65536色の中から任意に選 択可能) の表示が可能になっています。

## 0·3 BG画面

BG (パッククラウンド) 画面は、次に説明するスプライトとともにゲーム向よ的な色彩の強い画面です。ゲームの画面ではキャラクケが別い同るだけではなく、都市や地図などの背景をともなうのが普通です。このための画面として、先ほどのテキスト画面がグラフィック画面を用いることももちろん可能ですが、ゲームの場合、同じようなパゲーンが数多く用いられる場合が多いことに注目して、より効率のよい画面制御をめざしたのが BG 画面です。

BG 画面は、全体を譲続とも64等分したマス目で構成され、そのうちの32×32 個分の領域 が実際に画面に表示されるようになっています。それぞれのマス目には1対1に対応したメモ り領域があり、そのバタンの番号 (0~255) を書き込むだけで登録しておいたバタンか表示さ れるようになっています。スプライトのように各バタンを独立して1ドット単位で好きなとこ 为に表示するようなことはできませんが、スプライトが响面上最大128 個までしか表示できな いのに対して、BG では32×32=1024 個を同時表示(ただし、使えるバタンは192 種類まで) できるのかは勢です。

X 68000 は、BG 画面を 2 面まで持てるようになっており、また BG 画面のうちどの部分が 画面上に表示されるかを各面独立に 1 ドット単位で指定できるようになっています。これによって背景のスムーズなスクロールが可能になっています。

## 0.4 スプライト

スプライトは、定義されたパタンを 1 ドット単位で任意の位置に表示できるものです。 X 68000 では線積がそれたれ 16 ドットのパターンを 256 個まで定義でき、その中から画面上で最大 128 個 (ただし、同一水平場上には 32 個まで)を同時に表示できます。 グラフィック画面やテネスト画面が、 グラフィックツールやワープロなど比較的動きの少ない画面を対象としているのに対し、スプライトはアクションゲームなどの、決まった形のキャラクタをすばやく動かすような目的に適したものです。

グラフィック画面やテキスト画面でこのようなゲームをつくろうとすると、キャラクタの移動先にすでにあるデータをあらかじめ読み出しておいて、キャラクタを別の場所に移動させるときにふたたび元に戻すという手間がかかります。複数のキャラクタが重なったときの処理などもなかなか厄介なものです。スプライトを使うと、このような画面上の重なり合いはすべてハードウェアで処理されますので、ソフトウェアはたんにスプライトの表示位置を指定するレジスタに書き込むだけですみ、CPUの負荷は非常に軽くなります。

X 68000 の初代機に付属してきたゲーム「グラディウス」などは、このスプライト機能をフルに利用した好例でしょう。

## 

X 68000 の興面表示回路は、グラフィック、テキスト、BG、スプライトと、性格の異なる 4 種類の画面を同時に扱いながら、TV とのスーパーインボーズや画像取り込みなどに対応する など、かなり迷った作りになっています。このため、すべてのレジスタなどを一度に列記する と理解しにくくなると思われますので、ここではまず X 68000 の持つ各画面の構造と、表示用 メモリのアドレス配置などについて説明していくことにし、画面の ON/OFF やブライオリティ制御などの機能については次節以降で説明することにします。

## ②・1 グラフィック画面の構成

### ❷・●1 グラフィック画面の画面モード

X 68000 がサポートを考慮しているグラフィック画面の画面モード一覧を 167 ページの表 1 に示します。

X 68000の表示モードは数多くありますが、ドット数に注目すれば、2 種類の実施前と、4 種類の表示側面の組み合わせになっています。表中、二重丸になっているところは、その側面モードが BASIC や XC のライブラリ、IOCS コールなどでサポートされていることを示し、たんなる一重丸になっている両面モードは、システムソフト上のサポートはない(ないし公開されていない)が、XC などに付属するプログラマーズマニュアルなどでは存在することになっている両面モードであることを示します。

また、表の中で高解像度モード、標準解像度モードという言い方がされていますが、これは たんに水平偏向周波数がそれぞれ 31 KHz、15 KHz であることを示しています。 X 68000 で は通常 31 KHz モードが使用されていますので、15 KHz モードを標準解像度と呼ぶのは少し

and t	X68000 のグラフ	/… ク面面エー	K 69

実画面	表示画面	高解像度モード (水平31kHz)	標準解像度モード (水平15kHz)	色モード×ページ数			
	768×512	0	×				
1024×1024	512×512	0	◎(インターレース)	16年 1ページ			
	512×256	○(二度読み)	0	168 111-2			
	256×256	◎(二度読み)	0				
512×512	512×512	0	◎(インターレース)	65536色×1ページ			
	512×256	○(二度読み)	0	256色×2ページ			
	256×256	◎(二度読み)	0	16色×4ページ			

○: X-BASICやXCのライブラリ、IOCSからのサポート有

○:IOCS等からのサポートなし、CRTCへの設定は可

×:動作不可

変なことではありますが、この用語はシャープのマニュアル類のあちこちで見かけるので、こ こでもその流儀に従うことにしました。

TV 放送の水平偏向周波数は 15 KHz ですので、スーパーインボーズを行う場合には 15 KHz モードを使用します。15 KHz モードで設定できる画面モードは、水平方向のドット数が 512 ないし、256 ドットの画面モードだけです。

### COLUMN

### インターレースと二度読み

インターレースは、TV 放送を行ううえで画面のちらつきを抑えながら、画面データの転送速度を低くするために考えられた方法です。人間の目にぎくしゃくした動きとして見えないようにするには、1/24 秒に1 枚以上の速度で画面を表示する必要があります。TV 放送ではこれを前提に1/20 秒に1 枚の画面を送っていますが、この速度で画面の表示を行うと、動きは自然に見えるものの、画面を体のちらつきがひどく、非常に見づらくなってしまいます。このため、TV 放送では525 本ある走音線を概能番目と奇変番目のものに分け(それぞれの画面をフレームと呼ぶことにします)、1/60 秒ごとに交互に送ることで画面のちらつきを抑えています。このような表示方式をインターレース方式と呼びます。

X 68000の CRT インタフェースもインターレース方式をサポートしており、15 KHz モード時の  $512 \times 512$  ドット表示はインターレース方式で行っています。 X 68000の CRT は 電直方向の開放数は 60 Hz に固定されています 6 括一の開放数ずれには追旋します。 このため、 画面の垂直方向のドット数は 31 KHz モードでは 512、15 KHz モードでは 256 か場本となっていますが、 偶数常目のフレームと高数番目のフレームとの区別を行って CRT に両

面データを送るインターレース方式を使うことで、15 kHz モードでも 512(= 256×2) ドットの表示が行うことができるようになるわけです。ただし、上下左右の隔りどうしの画派の 区別があまり問題とならない TV 画像と異なり、1 ドットすつの区別がなされるパソコンの 画像でインターレース表示を行うと、ドットのちらつきがやや目につきます。

二度読みはインターレースとちょうど逆で、31 KHzモードで 256 ドット表示を行うものです。31 KHzモードでは基本的に縦方向は 512 ドットありますが、ある走査線の表示をした後、1 ライン下も同じデータを表示することで縦方向のドット数が中分になったように表示するものです。この方法では各ドットの縦方向の大きさが管になるため、厳密には 15 KHzモードのときの 256 ドットモードとは異なりますが、一応同じ絵が表示できるようになります。

### COLUMN


### オーバスキャン

インターレースと同じように、オーバスキャンも TV 放送の方式と関係があります。オーバスキャンというのは表示単節の領域を実際のCRTよりも大きくすることで、CRTの表示値全体に呼順を表示する方法です。TV 放送の順像は CRTの全面に表示が行われますが、パソコンの興面は通常、表示神師全体が CRTの中央部に表示され、CRTの場には何も表示されない領域が残ります。パソコンの順面が長方形であるのに対して、CRTの場には力みを帯びていますし、また CRTの隅のほうはおまり解復度がよくないため、側面全体を見るような用途の多いパソコンでは CRTの中央部を使うようにしているわけです。

X 68000 も 31 KHz モードのときには、このような表示 (アンダスキャンと呼ぶことにします) を行いますが、15 KHz モードのときにはスーパーインボーズでの動作を考慮し、オーバスキャンでの表示が行われます。スーパーインボーズを行ったときに X 68000 の順面のほうがアンダスキャンになっていると、X 68000 側で全面を塗りつぶしたにもかかわらず、瞬面の端には TV 阿面が見えたままになってしまいます。このため、X 68000 の順面表示は 15 KHz モードではオーバスキャン動作にして CRT の表示面全体が換えるようにしているのです。


## Q·Q クラフィックVRAMのアドレス配置

宝面面が 1024×1024 ドットのときと、512×512 ドットのときのグラフィック VRAM の アドレス配置を図3と図4に示します。グラフィック VRAM のアドレス配置は、実画面のモ ードによって変化しますが、いずれの場合でも、画面上の1ドットは1ワード (16 ビット) と なり、あるドットの右端りのドットは2番地先、さらにその隣りは4番地先……というぐあい にかります。実面面が 1024×1024 ドットのときは、VRAM の領域は1ページで2Mバイト 分の領域を使用し、512×512ドットのときは各ページが512Kバイトずつを使用します。つま り、ページ 0 は\$C00000~\$C7FFFF、ページ 1 が\$C80000~\$CFFFFF、ページ 2 が\$D 00000~SD7FFFF、ページ3がSD80000~SDFFFFFとなります。書き込む色コードは 65536 色モードのときには1ワードのデータがそっくりそのまま使われますが、256 色モード のときは下位の8ビット分、16色モード時には下位4ビットだけが有効となり、上位ビットは 無視されます。



●図-----3 グラフィック VRAM のアドレス配置(実画面 1024×1024 ドット時)

### ●図……4 グラフィック VRAM のアドレス配置 (実画面 512×512 ドット時)



### COLUMN

### ページとプレーン

ページとプレーンはよく似た概念ですが、本書では表示色やスクロール位置指定などをほかとまったく独立して指定できる単位をページ、テキスト画面のようにほかと組み合わされて色指定を行っているようなものの場合、それぞれの画面をプレーンと呼ぶことにします。

グラフィック画面は、画面モードによって、1つから4つの画面を持つことになります。 それぞれの画面は、他のページの画面とは完全に独立して表示制御(色指定、スクロール、 プライオリティ、ON/OFF 制御など)が可能であるため、ページと呼びます。

一方、テキスト画面は4つの画面から構成されます。テキスト画面は、この4つの画面の それぞれが色コードの1ビットに対応しており、4つを使って16色(4ビット)のうちのど の色になるかの指定を行うようになっています。また、スクロール位置やON/OFF制御な ども、4プレーンすべてで連動して扱われます。このため、テキスト画面では、それぞれの 画面をプレーンと呼ぶことにしています。


## ❷・2 テキスト画面の構成

### ❷・❷1 テキスト画面の画面モード

テキスト画面の画面モードはグラフィック画面と異なり単純です。表示画面サイズはグラフィック画面のサイズに連動しますが、実画面のほうは画面モードによらず、つねに 1024×1024 ドットの大きさがあり、プレーン数は4プレーンとなっています。

### ②・②2 テキストVRAMのアドレス配置

### ●図……5 テキスト画面のアドレス配置



テキスト画面の色コードは、グラフィック画面のように直接データを書き込むのではなく、 T0-T3の各プレーンの同じ位置に対応するデータによって 16 色の中から選択されます。あるドットの色コードを知るには 4 プレーン分 (4回) の読み出しが必要であり、やや面倒ですが、書き込みは複数のプレーンに回転に書き込む機能があるため、使用する色数を増やしても、 撮画地度にはさほど影響とないようになっています。


### Ø·3 BG画面の構成

### ②·③1 BG画面の画面モード

表示画面が 512×512 ドットのときには1ページ, 256×256 ドットモードのときには2ページの BG 画面が使用可能です。 BG 画面の実画面と表示画面の関係を図6 に示します。

BG 画面の実画面は縦横ともつねに表示画面の2 倍になっています。 BG 画面に使用される バタンの大きさは、表示画面が512×512 ドットモードのときには 16×16 ドット, 256×256 ド ットモードのときには8×8 ドットと変化します。このため、BG 画面に並ぶバタンの数は、画 面モードによらず、つねに実画面上は64×64 個、表示画面上は32×32 個になります (BG 両 面の表示画面サイズは画面モードレジスタ(アドレス SEB 0810)の HRES ビットビット 61

●図……6 BG 画面の実画面と表示画面



画面モードレジスタの HRES ビット	表示画面サイズ	実面面サイズ	パタンサイズ(1ヶあたり)
0.0	256×256ドット	512×512ドット	8×8ドット
0 1	512×512ドット	1024×1024ドット	16×16ドット

## ②・② 2 BG画面用メモリのアドレス配置

BG 画面用のメモリ領域のアドレス配置を図7に示します。BG 画面用の RAM は、表示に 利用するパタンを登録する領域 (PCGエリア) と、実画面を 64×64 (=4096) に分割した各 領域と 1 対1 に対応し、どの位置に、どのパタンを表示するかを決める領域(BG データエリア) に分割されます。このうち、PCGエリアはスプライトと共用になっています。

BG 両面用の RAM のうち、前半の 16 K バイト (SEE8000~SEBBFFF) は PCG エリア 専用に利用されます。PCG のパタン登録は1 ドットあたり 4 バイト使用されるため、パタンの 大きさが 16×16 ドット (順面モードが 512×512 ドット) のときには、パタン1つあたり 128 バイト、8×8 ドット (画面モードが 256×256 ドットモード) のときには1つあたり 32 バイト 体便用します。パタンが 16×16 ドットのときは、この前域に128 棚定装できることになりま で、8×8 ドットのときは計算上は512 個となりますが、BG デーンエリアが指定するパタン 番号が8 ビット分しかないため、BG 用に使用可能なのは256 個分までです。

BG 画面用の RAM の後半 16 K バイトは、8 K バイトすつの創域(SEBC)000~SEBDFFF, SEBED000~SEBFFFF) に分削されます。 BC 画面を 2 面使 ) ときは両方とも BC データエ リアに、1 面しか使わないときには南半の 8 K バイトを PCG エリアに、BG 画面を 2 面とも使 わないときは両方とも PCG エリアとしてしまうことができます。

### ●図······ 7 PCG エリア、BG データエリアのアドレス配置

\$EB8000	(a)	(b)	(c)
\$50000	PCG I J 7	PCG エリア	PCGエリア
\$EBA000	(8×8ドット)共 16×16ドット)用	(8×8ドット)共 16×16ドット)用	8×8ドット 16×16ドット 用
\$ EBAUUU	PCG エリア	PCG エリア	PCG エリア
	16×16ドット専用	16×16ドット専用	16×16ドット専用
\$EBC000			
	BGデータエリア O		
\$E8E000			
400000			
	BGデータエリア1	BGデータエリア1	
\$EBFFFE			

3種類の中から好きな構成を選択可能

これにより、BG 両面を 1 面分しか使わない場合には  $16 \times 16$  ドットのパタンを 192 (= 128+64) 偶。BG 両面をまったく使わないとき(すべてスプライトパタンとして利用する場合)は 256 個までのパタンを登録できます。

### **②・◎ 3** PCGエリアの構造

PCG エリアのデータ構造を 176 ページの図 8 に示します。

PCG エリアのデータは、8×8ドット分(8ロングワード=32パイト)が定義パタンの単位となっています。両面モードが256×256ドット時の BG 画面のように、1パタンが8×8ドットのときには、この1組かそのまま1パタンとして使われ、スプライトや512×512ドットの BG 画面のように、1パタンが16×16ドットのときには PCG デークが4つずつ組み合わされて1パタン分として使われ、番号も1パタン分ごとに取られます。つまり、8×8ドットのときのパタン番号0、1、2、3が16×16ドットのときの0番、4、5、6、7番が1番……というぐあいになるわけです。8×8ドットのパタンかどのように組み合わされるかは図の右下に示しておきました。この例は16×16ドットパタンの番号0のデータが、8×8ドットのときのパタン番号0、1、2、3からどのように構成されるかを示しています。

各 PCG の登録データとバタンの対応は国の右側に拡大して示しています。PCG エリアはロ ングワード (32 ビット) 単位でアクセスすると、ちょうど横 8 ドット分のデータが一度に扱え るうえ、ヒット配置も最上位の 4 ビットが左端。最下位の 4 ビットが右端のドットに対応する ようになり、扱いやすいでしょう。

PCG データは1ドット分が4ビットで表されており、これが各ドットの色コードの下位4 ビットになります。上位4ビットはBG データエリアやスプライトスクロールレジスタにあ り、実際に表示されるBGパタンやスプライトごとに指定することができます。この2つか組 み合わされることで順面は256色。各ペタンごとに16色までの表現が可能となっています。

●図……8 PCG エリアの構造

	アドレス パタン番号 16×16 8×8			PCGエリア	bit	t31 16			6 15			bit 0	bit 0	
	\$EB8000		0		+\$00	P7	P6	P5	P4	P3	P2	P1	PO	1
	\$EB8020	0	1											
	\$EB8040		2		+\$04	P15	P14	P13	P12	P11	P10	P9	P8	ı
	\$EB8060		3										+++	
	\$EB8080		4	ļ\	+\$88	P23	P22	P21	P20	P19	P18	P17	P16	
	\$EB80A0	1	5							144				
PCGエリア専用	\$EB80C0 \$EB80E0		6 7		+\$8C	P31	P30	P29	P28	P27	P26	P25	P24	П
	\$E BOUEU	-				***	****				201	200	200	П
2					+\$10	P39	P38	P37	P36	P35	P34	P33	P32	П
-	\$EB9F80		252		+\$14	P47	P46	P45	P44	P43	P42	P41	P40	П
3	\$EB9FA0	63	253		1 .012	1.77	1 40	111	111		111		1111	П
۱۵	\$EB9FC0	1 00	254		+\$18	P55	P54	P53	P52	P51	P50	P49	P48	П
	\$EB9FE0	_	255											Н
- 1	\$EBA000				+\$1C	P63	P62	P61	P60	P59	P58	P57	P56	Ц
	\$EBA020	64			_						1			12
	\$EBA040		1			-			8 F	ット				
	\$EBA060		!					/						
								/						
	\$EBBF80		1					/						
	\$EBBFA0	127					1	h						
	\$EBBFC0	1.51					-/	_						
+	\$EBBFE0		ļ				/							
85テークエリア1を利用 BGデークエリア0を利用							/							
13	\$EBDF80	i	i—				/							
B	\$EBDFA0	i				- 1								
ĵΙ	SEBDFCO	191				- 1								
8	SEBDFEO		1			- 1								
œ:			!			- 1	1	16×1	6ドッ	トバタ	ンシ	(タン	計号 D)	j
20		i-	i-		1	ΠÌ	II	П	Pi	:				1
18	\$EBFF80		1				$^{+}$			1				l
위	\$EBFFA0 \$EBFFC0	255	1			$\Box$		П	П					ı
16	\$EBFFE0						П	6 I		1		2		ı
86.	\$EBFFE0	_	_			П		Ϋ́		3		2		l
						Ш	ш	ш.	ш.					1
						1	1	1	₩	-				ı
					16 Fy F	P63	.il.	.1	J J	÷				ł
										1				ı
						1				1				ı
						1								1
						ı		1				3		ı
						1								1
										1				1
					1	Ц.				:				j
						-			161	ミット				1
					4	-	_	_	161	- - - -	_	_	_	=

### Ø・Ø 4 BGデータエリアの構造

BGテータエリアの構造を図9に示します。BGの1プロックあたり1ワードが割り当てられています。下位8ビットは PCGエリアに登録されたパタンの番号、ビット8~11の4ビット (COLOR) は色コードの上位4ビット (下位4ビットは PCGエリアで1ドットごとに指定する)を示します。

ビット 15 は垂直(上下)方向の反転指定ビット、ビット 14 は水平(左右)方向の反転指定 ビットで、それぞれビットが1になっていると、表示されるパタンの上下方向、左右方向が反 転して表示されます。

64バタン 先頭アドレス → \$EBC000(BG0) \$EBE000(BG1) +\$0 +\$2 +\$4 +\$7C + \$7E +SFC +SFE + \$80 + \$82 + \$84 +\$100 +\$102 +\$104 +\$17C +\$17E +\$180 +\$182 +\$184 +SIFC +SIFE 64/592 +\$1500 +\$1502 +\$1500 +\$1F7C +\$1F7F +\$1F80 +\$1F82 +\$1F84 +SIFFC +SIFFE VR HR COLOR PCG # 水平方向反転 色コードの上位4bit (下位4hitはPCGエリアで決める) 垂直方向反転 PCGエリアに登録した バタンのうち, どれを 伸うか決める

●図…… 9 BG データエリアの構造

## 0・4 スプライト画面の構成

### ○・○ 1 スプライト面画の画面モード

スプライトは、表示側面が 512×512 ドット、または 256×256 ドットモードのときに使用可能です。スプライトのパタン登録は BG 胸面の PCG エリアを実用しますが、BG 胸面の場合、表示廻面サイズによってパタンの大きさが変わるのに対して、スプライトは岬面モードによらず、つねに 16×16 ドットの大ききであるため、BC 胸面とスプライトのパタン番号が一致しなくなる場合があることに気をつける必要があります。表示廻面サイズが 512×512 ドットモードのときは、BG データエリアとスプライトで規則するパタン番号は同一になりますが、256×256 ドットモードのときには、BG パタン番号がの、1、2、3の4つで表されるパタンオプライトのパタン番号 1番になります。

### ②・◎2 スプライト画面のアドレス配置


スプライトの制御は、パタンを登録する PCG エリアと、表示場所などを定義するスプライト スクロールレジスタで行います。 PCG エリアについては、BG 画面のところで説明したので、 ここではスプライトスクロールレジスタについて説明することにします。

スプライトスクロールレジスタのアドレス配置とその構造を179ページの図10に示します。 スプライトスクロールレジスタは、表示するパタンの番号、表示位置、表示の ON/OFF な どをスプライトことに指定するもので、1 銀が8パイト分の領域を使用します。SEB 0000~SEB03FF の1 Kパイトに計 128 組用意されていますので、X 68000 で表示可能なスプ ライトの数は最大 128 個になります。ただし、ハード上の解析から、同一水平線上には 32 個ま でしか表示できず、33 個目以降のスプライトは表示されません。

### ②・○3 スプライトスクロールレジスタの構造

スプライトスクロールレジスタは、スプライト1つあたり4ワード分が割り当てられており、 それぞれのレジスタの内容は次のようになっています。


●図 ······10 スプライトコントローラ スプライトスクロールレジスタ (\$EB0000~\$EB03 FF)



第1ワード、第2ワードは、それぞれスプライトの左上陽の点の X 座標、Y 座標を指定します。第3ワードは BG データエリアのデータと同一の構造で、表示されるバタン番号、色コードの上位 4 ビット、水平/販売方向の反転指示などを行います。第4ワードは、スプライトと BG の間の表示の優光解位 (プライオリティ)を指定するものです。 ON/OFF 制御ドマプライオリティ制御用のビットについては次節で説明しますので、ここでは第1、第2ワードだけに注目してください。

スプライトの仮想座標系(実順前)は1024×1024ドット分の領域がありますが、この座標の とり方は、X 座標、Y 座標は実際に表示されている両面 (実画前)上の座標とは縦方向、横方 向とも16ドットずつずらしています(図 11)。つまり、実画前の左上界の座標はスプライト両 而では(16,16)になります。これは、スプライトを画前の左や上の隅の方向に持っていったと きに空ぐに画前の外に出るまで移動できるようにするためであると思われます。

### ●図……11 スプライト画面の座標系



- \*上段は512×512ドットモード時 下段は256×256ドットモード時
- [ ]内は表示画面上の位置 ( )内はスプライト画面上の座標

# 3 画面制御

前節ではX 68000 の持つ各種の値面の特徴や、表示用のメモリの構成などについて説明しま した。この節では、順面節的ロジックのおおまかな構成について説明した後、各種面どうしの 重ね合わせの処理やスクロール、高速クリアや画像取り込みなどの各種の両面制御機構の動作 について説明していくことにします。

### 9·1 CTRインタフェースの構造

X 68000の CRT インタフェース部のブロック図を図 12 に示します。 X 68000 の両面機構 は、CRTコントローラ、ビデオコントローラ、スプライトコントローラの 3 種類の LSI によ って実現されています。これらの LSI は、すべてシャーブが X 68000 用に開発したものです。 各コントローラのおおまかな役割分担は水のようになっています。


## 9.01 CRTC

CRTコントローラ (CRTC) は、CRTインタフェース全体が動作するために必要な各種タ イミング信号の発生とテキスト画面、グラフィック画面の制御がおもな仕事です。テキスト画 面やグラフィック画面のスクロール処理、高速クリアや画像取り込み回路のコントロールなど も、CRTCが行っています。

CRTCの持っているレジスタの一覧を 183ページの図 13に示します。このうち、 R 00~R 08 は CRT ディスプレイとのタイミング調整用、R 09~R 19 <math>E R 23, E R 23, E R 25 E 25 E

### ◎・◎ 2 ビデオコントローラ

ピデオコントローラは、グラフィック VRAM やテキスト VRAM のデータ、スプライトコ



### ●図-----13 CRTC 内部レジスター覧

			bit15 bit 0
	R00	\$E80000	水平トータル
水平タイミング制御	R01	\$E80002	水平同期終了位置
ハーラコミンシ mjmj	R02	\$E80004	水平表示開始位置
	R03	\$E80006	水平表示終了位置
	R04	\$E 80008	垂直トータル
垂直タイミング制御	R05	\$E 8000A	垂直周期終了位置
亜血ア1 ミンジ 耐仰	R06	\$E 8000C	垂直表示開始位置
	R07	\$E 8000E	垂置表示終了位置
水平位置微調整	R08	\$E80010	外部周期水平アジャスト
ラスタ割り込み用	R09	\$E80012	ラスタ番号
テキスト画面スクロール	R 10	\$E80014	X位置
ノイベド回面ベンロール	R11	\$E80016	Y位置
	R12	\$E80018	X0
	R13	\$E8001A	YO
	R14	\$E8001C	X1
グラフィック	R15	\$E8001E	Yı
画面スクロール	R16	\$E80020	X2
	R17	\$E80022	Y2
	R18	\$E80024	хз
	R 19	\$E80026	Y3
メモリモード/ 表示モード制御	R20	\$E80028	S COL H VD HD
同時アクセス/ラスタコピー/ 高速クリアプレーン選択	R21	\$E8002A	M S AP CP
ラスタコピー動作用	R22	\$E8002C	ソーラスタ ディスティネーションラスタ
テキスト画面 アクセスマスクパタン	R23	\$E8002E	マスクバタン
画像取り込み/高速クリア/ ラスタコピー制御	CRTC 動作ポート	\$E80480	R o F V

#### ●図……14 ビデオコントローラレジスタ一覧

	未 使 用	実面面 サイズ	色モード
R 0 (\$E82400)		SIZ	COL

	未使用	画面問	ブライオリラ	ティ制御	グラフィック画面間プライオリティ制					
R1	不使用	スプライト	テキスト	グラフィック	2271	ツン画画画	1224892	7 (01)22		
(\$E82500)		SP	TX	GR	GP3	GP2	GP1	GP0		

	ビデオ	444	285 NEL	特殊	ブライ	(±1)=	F-/ 4H	etan .	つねに				N/OFF	制御		
0.0	カット	7	K2'91/	11114	//	0,7,	-1 109	P-P	'0'	スプライト	テキスト		グラ	ラフィ・	ック	
(\$E82600)	YS	АН	VHT	EXON	兆	B/p	9/6	94	'0'	SON	TON	GS4	GS 3	GS2	GS1	GS0

ントローラの出力などをもとに、各画面の ON/OFF や画面間のプライオリティ処理、半透明 処理やカラーバレットの処理などを行っています。

ビデオコントローラの持つレジスター管を図14に示します。

R0は時間モードの設定、R1はプライオリティ制御、R2は時間ののN/OFF や特殊プライ オリティなどの制即に使用されます。カラーバレットもハード的にはビデオコントローラに含 まれているのですが、プログラム上からはまったく異質なものであるため。ここではビデオコ ントローラのレジスタには余めが、後でまとめて説明することにします。


## 0.03 スプライトコントローラ

スプライトコントローラはスプライト画面と BG 画面の表示制御を行います。BG 画面のス クロールやスプライトの表示位置の設定。個々のスプライトと BG 画面間のプライオリティの 制御もスプライトコントローラが行っています。

スプライトコントローラのレジスタ一覧を 185 ページの図 15 に示します。各スプライトと 1対1 に対応し、表示位置やパターン番号、色コードの上位4 ビットなどを保持するスプライトスクロールレジスタが 128 組(1 組は4 ワード)、BG 画面の表示位置や ON/OFF 動陣などを行う BG スクロールレジスタが5 ワード、スプライト/BG 画面の画面モード制御を行うレジスタが4 ワード分あります。

X 88000の画面表示は、これらの協懇動作によって行われているため、画面モードの設定な ど、各コントローラの間でおたかいにつじつまをあわせておかなくてはならないものについて は各コントローラごとに設定するレジスタを持っています。コントローラのレジスタを直接操 作する場合、他のコントローラの設定も変更する必要がないかどうかを、考慮しておく必要が

#### ●図……15 スプライトコントローラレジスター管



あります。

# ®·2 画面のON/OFF, プライオリティ制御機構

X 68000 の画面の ON/OFF やプライオリティの制御構造を 186 ページの図 16 に示しま す。スプライトと BG 画面間、グラフィック画面の各ページ間でのプライオリティ制御や各々

#### ●図……16 プライオリティ制御

186



の ON/OFF 制御が行われた後、グラフィック画面、テキスト画面、スプライト+BG の各画 面間のプライオリティ制御、ON/OFF 制御が行われます。

スプライトコントローラでは BG 画面とスプライトの制即を行います。BG 画面は BG コントロールレジスタによって 2 画面独立に ON/OFF 制即ができ、スプライトはスプライトスクロールレジスタのプライオリティ 制即ビット によって 1つずつ独立して表示 ON/OFF とBG 画面との間でのプライオリティの制御ができます。

ビデオコントローラは、グラフィック画面のペーシ間のプライオリティ制御と ON/OFF 制 郷に加え、グラフィック、テキスト、スプライト+BG の各画面のプライオリティや ON/OFF の制御を行っています。

\* スプライトと BG 画面は, スプライトコントローラで合成された後にビデオコントローラに送り込まれますので, ビデオコントローラではスプライトと BG 画面の区別は行えず, レジスタの名称などではたんにスプライトとして扱われています。

## ❸・❷ 1 ビデオコントローラによるON/OFF,プライオリティ制御

ビデオコントローラの持つレジスタのうち、画面のプライオリティ制御に関するレジスタは R1、画面の ON/OFF に関係するレジスタは R2の下位 8 ビットです。R2の上位 8 ビットは 特殊プライオリティや透明の制御用に使用します。 ビデオコントローラのレジスタはすべて READ/WRITE 可能なので、現在の設定をいったん読み出した後、必要なビットだけを書き換 えることが可能です。

## 1 プライオリティ設定

ビデオコントローラの R1のビット配置を図 17に示します。ビデオコントローラの R1は、 下位8ビットがグラフィック画面のペーシ間のプライオリティの指定。上位8ビットはグラフィック、テキスト、スプライト+BGの各画面のプライオリティの指定用となっています。

## 2 グラフィック画面のベージ間プライオリティ

グラフィック画面のプライオリティ設定は、もっともプライオリティの高いページ番号をビット0.21で、次のプライオリティの低いページ番号をビット2、3で、3番目をビット4、5で、もっともプライオリティの低いページ番号を任った6、7で指定するようになっています。異なるプライオリティのところに同じページ番号を指定することは禁止されています。

画面モードによっては、グラフィックのページ数が1ページや 2ペーシしかない場合もあります。 1ページだけの両面モードのときには、ブライオリティ値とページ番号がすべて一致した値、SE 4 を書き込みます。 2ページのモードのときには、GP 0 と GP 1 が、GP 2 と GP 3 かペアとなり、GP 0 と GP 1 のペアかプライオリティの鉱い側。GP 2 と GP 3 のペアかプライオリティの鉱い側のページ番号設定に使用されます。ページ 0 を指定するには 0100 を、ページ 1 の将定は 1110 を将定します。つまり、ページ 0 のプライオリティがページ 1 よりも高い場合にはSE 4 (11100100) を、途の場合にはS4 E (01001110) を指定することになります。

## 3 画面間プライオリティ設定

R1の上位8ビットでは、グラフィック、テキスト、スプライト+BG の各画面のプライオリティ設定を行います。 プライオリティ値は '00' がもっともプライオリティが高く、'01' がその 次、'10' がもっとも低いという指定になります。'11' という設定は禁止です。異なる画面に同じプライオリティを設定することも禁止されています。


R 1 の最上位の 2 ビット (ビット 14 とビット 15) は現在使用されていませんので、何を書き 込んでも動作には影響しません。

## 4 ON/OFF設定

ビデオコントローラの R 2 の下位 8 ビットはグラフィック、テキスト、スプライト + BG の 各画面の表示 ON/OFF 制御を行います。

グラフィック画面の ON/OFF は, 実画面が 1024×1024 ドットのとき(R 0 のビット 2 が 1

#### ●図·····17 ビデオコントローラ R1(SE82500)



[4ページモード以外でのGP3~GP0の設定]

188



00>01>10 の順になる。('11'は設定禁止)

のとき)にはビット4で、実順師が512×512ドットのときにはビット0~3を使って、ページ ことの ON/OFF 制即が行えます。ビットが'1'になっていると表示が ON, '0'だと OFF にな ります。この ON/OFF 制即用のビットは、各ページに対応するのではなく、プライオリティ に対応していることに注意しておいてください。つまり、ビット0 で ON/OFF 制即されるの はグラフィックのページ0 ではなく、R1のビット0と1で指定されているページになります。 側面モードによってはページ数が4ページ未満のこともあります。このときの設定は次のよう になります。

画面が1ページのとき(65536 色モード), ビット0~3 はすべて同じ値にします。表示を ON にするときは '1111'に、OFF のときは '0000'になります。 画面が2ページのとき(256 色モード) にはビット0 とビット1, ビット2とビット3を同じ値にします。 たとえばプライオリテ

ィの高いほうの画面が表示 OFF で、低いほうの画面が ON なら、設定する値は '1100' になります。

テキスト画面とスプライト+BG 画面は、それぞれ R2のビット 5と6  $\sigma$  ON/OFF 制御を行います。いずれも 'l'のときが表示 ON, '0'のときが OFF になります。ビット 7 は末定義となっていますが、'0' を書き込むようにしてください。

## ②・②2 スプライトコントローラの持つON/OFF, プライナリティ制御


スプライトの ON/OFF や BG 画面との間でのプライオリティの設定は、スプライト 1つ1 つに対応しているスプライトスクロールレジスタで個別に行い、BG 画面の ON/OFF 制即は BG コントロールレジスタでページごとに行います。それぞれのレジスタの内容を 190, 191 ペ ージの図 I8 と図 19 に示します。

BG 画面間のプライオリティは、つねに BG 0 が BG 1 よりも高くなっており、変更はできません。回面処理の都合上どうしても入れ替えを行いたいときには、それぞれが使用している BG データエリアの番号のほうを入れ替えてしまうことで同じ効果を得ることができます)。

スプライトスクロールレジスタは、各スプライトごとに4ワード (8パイト) 分の領域があり、プライオリティ制御と ON/OFF 制御は4ワード目の下位2 ピット (ピット 0と、ピット 1) に割り当てられています。この2 ピットのデータが'00' のときには、該当するスプライト の表示が OFF になります。'01' のときには、スプライトは BG 画面の後ろ、'10' のときには BG 回面の上に表示されます。

BG 画面の ON/OFF は、BG コントロールレジスタのビット 0 (BG 0 ON) とビット 3 (BG 1 ON) によって、各 BG 画面ごとに独立して行えるようになっています。


### ●図……18 BG スクロールレジスタ (BG コントロール) (\$EB 0808)



						,
\$EB0808	DISP /CPU	BGITXSEL	BG1 ON	BGO	TXSEL	BG0 ON
スプライト/BG 表示OFF (PCGやレジスタへのアク スプライト/BG表示ON (PCGやレジスタへのアク・	1	0 1				
		BG1表示OFF // ON				
	BG0はBGデ	ータエリアDを			0	
	"		// 表	1	0	
			В	0表	示OFF	0
				11	ON	1

\*BG0とBG1で同一のBGデータエリアを使用してもよい。

#### ●図·····19 スプライトスクロールレジスタ (SEB 0000~)



### グラフィックページ間プライオリティ制御のからくり

本文中では動作の説明がややこしくなるため、標準設定以外の値を設定した場合、どのよ うな動作になるか触れられなかったので、ここでプライオリティ制御の仕組みとあわせて説 明しておくことにしましょう。なお、この内容は筆者が個人的に調べたものなので、将来に わたってこのような仕様である保証はありません。標準設定以外の値を意図的に使うときは この点に注意しておいてください。


X 68000 のグラフィック画面のプライオリティ制御機構のブロック図を図 20 に示しま +.

グラフィック画面用の RAM は 512×512 ドット×4 ビット分 (128 K バイト) が1プロ ックとなっており、これが4ブロック分集まってグラフィック VRAM を構成しています。 図では、このそれぞれに VRAM #0~VRAM #3という番号をつけておきました。CPU か らアクセスするときには、256色モードのときには VRAM # 0と#2が下位 4 ビット, VRAM #1と#3が上位4ビットとなり、65536 色モードのときには VRAM #0 が最下位 の4 ビット、VRAM#3が最上位の4ビットとなるように組み合わされます。

一方、プライオリティ制御回路からの出力も4ビット単位のデータが4つとなっています。 これを図ではGD0~GD3で示してあります。このデータの扱われ方は、実画面が512×512 ドットのときと、1024×1024ドットのときとで大きく変わります。実画面が512×512ドッ

#### 表示アドレス#3 表示アドレス#2 表示アドレス#1 表示アドレス共介 VRAM#3 VRAM#0 VRAM#2 VRAM # 1 (512×512×4bit) (512×512×4bit) (512×512×4bit) (512×512×4bit) ビデオコントローラのR1 (\$E82500)の下位8bit GP3 GP 2 GP 1 GPN GP. 00 ----- VRAM # 0 01 ······ VRAM#1 10 ····· VRAM # 2 11 ······ VRAM # 3 GD4 GD 2 GD 1

●図……20 グラフィック画面間プライオリティ制御機構



実画面 512×512ドット時



実画面 1024×1024ドット時

トのときは、色モードによって次のように変化します。

#### 16 色× 4 ページモード時

 $GD0\sim GD3$ がそのまま4つの画面のデータとして扱われます。プライオリティはGD0がもっとも高く、GD3がもっとも低くなります。

#### 256 色× 2 ページモード時

GD1と GD0、GD3と GD2が組み合わされます。GD0と GD2が下位の4ビット、GD1と GD3が上位の4ビットになります。GD1と GD0の組み合わせの画面が GD3と GD2の組み合わせの画面よりもプライオリティが高いものとして扱われます。

#### 65536 角× 1 ページモード時

GD 0~GD 3 かすべて組み合わされて 65536 色のデータになります。GD 3 が最上位の 4 ビット、GD 0 が最下位の 4 ビットとなります。

実両面が 1024×1024 ドットモードのときは、GD 0~GD 3の4つの両面が組み合わされて 1024×1024 ドットの両面を構成します。組み合わされ方は図の下に示したとおり、GD 0 が左上、GD 1 が右上、GD 2 が左下、GD 3 が右下の 512×512 ドットの領域のデータとなり

ます。

ビデオコントローラの下位 8 ピットの GP 0~GP 3は、GD 0~GD 3のそれぞれが VRAMの、どのベンクに対応するかを決めているのです。1OCS 1~hなどで画面を初期が した後は、VRAMのパンク番号と GD 11月1に対応するような値(SE 4: GP 3=11、GP 2=10、GP 1=01、GP 0=00 になっています。本文中では、異なるプライオリティに 同一の側面を設定してはいけないということでしたが、このことを理解して扱うなら、同じ 画面を指定してもかまいません。

この値を意識的に書き換えるとおもしろい動作になります。たとえば、256 色× 2 画面モードのときに GP 0-GP 2 5 8 9 8 (GP 3=11, GP 2=01, GP 1=10, GP 0=00 にしてみます。これは標準認定から GP 1 $\times$  GP 2 $\times$  Se 取り替えたものです。こうすると、プライオリティの高いほうの画面の色コードは RAM  $\pm$ 0 を下位 4 ピット、RAM  $\pm$ 2 を上位 4 ピットとする8 ピットデータに、低いほうの画面は RAM  $\pm$ 1 を下位 4 ピット、RAM  $\pm$ 3 を上位 4 ピットとする8 ピットデータに、切りる Se アークになります。

実適面が 1024×1024ドットのときも GD 0~GD 3の標準設定はSE 4です。これを先ほ どと同じようにSD 8 とすると、GD 1の領域と GD 2の領域がそっくり入れ替わります。ま た、800 とすると、GD 1~GD 3の領域もすべて GD 0 と同じものが表示されることになり ます。

# 0.3 画面スクロール


スクロールとは、画施上に表示されているものを全体に上下左右に連続して動かすことです。 ソフト的にスクロールを行うときは、実際に VRAM のデータを移動方向にあわせて転送する ことになりますが、ここで述べるハード的な画面スクロールは、実興面上での表示開始位置を 示画面の左上の座標)を住底に変更することで行います。表示開始位置を実画面で右のほうに 動かしていくと、画面上は表示されているものがすべて左に移動しているように見えるため、 スクロール動作が実現されるわけです。スクロール機能は、画面の表示を綴や横に移動するス クロール処理の高速化だけでなく、実画面が表示画面よりも大きい場合に実画面上の強当なエ リアを表示させるなどの用途にも用いられます。X 68000 ではテキスト画面、グラフィック 画面の表示開始位置は CRTCで、BG 画面はスプライトコントローラの BG スクロールレジ スタで行います。

表示開始位置の指定はテキスト画面, グラフィック画面, BG 画面それぞれで独立して行え\*\*, さらに, グラフィック画面や BG 画面が複数ページある画面モードのときには、各ペー

ジごとに将定できるようになっています。各画面とも、表示画面は実画面内いっぱいまで自由 に動かすことができます。表示画面の深間が実画面からはみ出すような指定をした場合の動き に違いがあります。たとえば、実画面の水平ドット数が 512 ドット、表示画面の水平ドット数 が 256 ドットのときに、表示側面位置の X 座標として 257 以上の値を与えると、表示画面の 右端の位置は実画面の外側にはみ出します。

このときの動作を図 21 に示します。グラフィック画面や BG 画面では、上下左右どちらにも はみ出した指定ができます。はみ出した部分には実画面の反対側にあたる部分が表示されます。 上にはみ出した部分は下側の部分が、右にはみ出した部分は左端の部分がつながって表示され ます。この性質から、グラフィックや BG 画面のスクロールは球面スクロールであるといって います。

一方、テキスト画面は上下方向のはみ出しだけが許され、左右方向にははみ出した指定はできません。はみ出した指定をすると、両面の表示がおかしくなります。上端と下端がくっついたように見えるため、テキスト画面のスクロール方式を円筒スクロールと呼んでいます。196ページの図 21 に両面スタロール動作の例を示します。




## ❸・❸ 1 グラフィック画面とテキスト画面のスクロール

グラフィック画面とテキスト画面のスクロールは CRTC によって行われます。CRTC の持つレジスタのうち、グラフィック画面のスクロールは R 12~R 19(グラフィックスクロールレジスタ)、テキスト画面のスクロールは R 10 と R 11 (テキストールジスタ)で行います。グラフィックスクロールレジスタのうち、ベージ0 用にあたる R 12 と R 13 は、実画面が1024 K 19 トモードのときに対応するため、それぞれ 10 ビットが有効ですが、ベージ1~3 は実画面が512×512×512 ドット以下のときにしか存在しないので、対応するスクロールレジスタは9 ビットまでか有効となっています。

実画面サイズが 512×512ドットのときのグラフィックスクロールレジスタの設定は少々注 窓が必要です(図 22 参照)。グラフィック画面が 16 色×4 ページモードのときには R 12, R 13 がベージ0, R 14, 15 がページ1にというぐあいに 1対1に対応しますが、256 色×2 ページモ ードのときには R 12~R 15 がページ0 用, R 16~R 19 がページ1 用のスクロールレジスタと

#### ●図----22 CRT コントローラ グラフィックスクロールレジスタ (\$E80018~\$E80026) 実画面が512×512ドットのため使用されない hit 0 R12 \$E80018 X 0 ベージOX R13 \$E8001A Υn ベージのY R14 \$E8001C X 1 ページ1X-ベージ0X R15 \$E8001E ページ17 -ジ0Y ベージのX R16 \$E80020 X 2 ベージ2X R17 \$E80022 Y 2 ベージ2Y R18 \$E80024 ページ3X -Х3 R19 \$E80026 Y 3 ベージ37 16色モード時 256色モード時 65536色モード時

実画面 512×512ドット時



実画面 1024×1024ドット時

なります。ページ0をスクロールするときには、R 14には R 12と同一の値を、R 15には R 13と同じ値を設定します。同様にページ1 のときは R 16と R 18、R 17と R 19は同一の値を設定するようにします。

65536 色×1 ページのときには R 12、R 14、R 16、R 18 のすべてに X 座標を、R 13、R 15、R 17、R 19 のすべてに Y 座標を設定します。

実画面が  $1024 \times 1024$  ドットのときには R 12 と R 13 だけが使用され,R  $14 \sim$  R 19 は無視されますので,このような配慮は不要です。

#### COLUMN

## グラフィック画面のスクロールと高速クリア制御のからくり

画面スクロールや高速クリアのベージ選択で批定以外の設定を行うとどのようになるかを 説明しておきましょう。これもプライオリティ制印機構と同様に筆者が個人的に調べただけ なので、機種の追加などで変更されないという保証はないことに気をつけておいてください。

まず、プライオリティ制御のところで示した図 20(192ページ) を参照してください。CR TC の中に4組あるグラフィックスクロールレジスタは、それぞれ VRAM#0~VRAM#3 に対応しており、それぞれの表示開始アドレスを変化させるために使用されています。

R 12 と R 13 を変化させると、VRAM #0 の開始アドレスだけが変化し、R 14 と R 15 で VRAM #1 のアドレスが変化します。 ビデオコントローラの R 1 が通常設定になっている と、256 色× 2 ページのときには VRAM #0 と #1. VRAM #2 と #3 がベアとなり、65536 色× 1 ページモードのときには VRAM #0 + #3 がベアとなるため、表示開始アドレスのほう もペアシールでは間に値を設定するように指定しているわけです。


高速クリアのプレーン設定も、256色や65536色モードのときには複数のビットがペアとなっており、同じ値を設定するように指定されていますが、これもからくりとしては同じようなもので、R21のビット0-3がそれぞれ VRAM #0~VRAM #3に対応しています。

199

# **0.02** BG画面のスクロール

BG 画面のスクロールは、スプライトコントローラの中の BG スクロールレジスタ (\$EB 0800~\$EB 0807)によって行います。BG 画面は BG 0と BG 1の 2 画面あり、それぞ

●図·····23 BG スクロールレジスタ (\$EB0800~\$EB0807)



れに対応してスクロールレジスタがあります。各レジスタのビット配置を 199ページの図 23 に示します。

表示画面の水平 512 ドットモード (BG の実画面 1024 ドットモード) のときには BG 0 画面 のみが表示され。BG 1 画面は水平256 ドットモード (司実画面 512 ドットモード) のときに だけ表示されます。つまり、BG 0のスクロールレジスタは 10 ビットまで有効ですが、BG 1 用 は 9 ビットまで存効といることになります。

# 0·4 CRTCの特殊機能

X 68000の CRTC は表示タイミングの発生だけでなく、表示用デュアルボートメモリの特 数を生かした高速画面クリアや画像取り込み、ビットマスクなどの機能も実現しています。こ こでは CRTC が実現した、これらの特殊機能について説明していくことにしましょう。


CRTCの持つレジスタのうち、特殊機能に関係するものはCRTC動作ボートと R 21~R 23の4つです。それぞれのビット配置を 201、202ページの図 24、図 25、図 26、図 27に示します。

\* X68000の周面表示機構は、一覧してCPUによる原面地質の高速化を主体として考えられています。たとえば、原面構成ではテキスト、グラフィック、スプライト、BGと、目的に応じたさまさまな経費の周面を同時に扱うことができるようにしていました。 CRTCの特殊機能は、グラフィック画面やチスト画面といった。どうしても近めるよりは、フリ教作を必要とする日面の操作のにCPUの負荷を減かまためた状態です。

#### ●図 .....24 CRTC 動作ポート (SE80480)




#### ●図----25 CRTC R21(\$E8002A)




#### 「グラフィック画面モードと CP3 ~ CP0 の設定〕



#### ●図·····26 CRTC R22 (ラスタコピー転送先,転送元指定) (\$E8002C)



#### ●図-----27 CRTC R23 テキストアクセスマスク (\$E8002E)



## ❸・❹ 1 グラフィック画面用の特殊機能


## ■ グラフィック画面の高速クリア

グラフィック画面高速クリアは、グラフィック画面をハード的に高速にクリアする機能です。 X 68000 は、グラフィック画面用の VRAM として 512 K バイトものメモリを持たせていま す。しかも、グラフィック画面は1ドットがつねに1ワードという構成になっているため、表 示画面が 768×512 ドットモードのときには表示されているアドレス領域は 768 Kバイト (768×512×2バイト) あることになります。画面のクリアのたびに、これだけの領域に CPU がアクセスしなくてはならないようでは、速度的にも、CPU の使用効率上もよいことではあり ません。このため、X 68000 では CRTC か持っている画像取り込み機構の動作を利用して画面 の1フレーム分の時間(通常、垂直同期期間1回分、インターレース時は2回分)でグラフィ ック画面をクリアしてしまう機能を持たせています。この機能を高速クリア機能と呼びます。 高速クリア動作は、グラフィックコントローラの R 21 の下位 4 ピットでクリアするページ を指定し、CRTC 動作ポート (\$E80480) のビット1を '1' にすることで、クリア動作の開始 を指示します。CRTC 動作ポートは、バイト (8 ビット) ポートであることに注意してくださ い。高速クリア動作が終了すると、CRTC動作ポートのビット1は自動的に'0'に復帰します。 グラフィック画面の実画面サイズが 512×512 ドットのときには問題なく、指定したページ の実画面全体がクリアされますが、1024×1024ドットのときにはクリアされない領域が残る ことに注意が必要です(図 28)。表示画面が 512×512 ドットのときには、縦方向は表示画面の 縦方向分(512 ドット)、横方向は実画面の幅いっぱいにあたる方形のエリアが消去され、それ 以外の部分はそのまま残ります。表示画面サイズが 256×256 ドットのときには、縦方向はやは り表示画面分(256ドット)ですが、横方向は表示画面の外側左右256ドット分も消去されず に残ってしまいます。

## 2 画像取り込み

画像取り込みは、オプションのカラーイメージユニットを接続したときに、イメージユニットから X 68000 本体に入力される画像データをグラフィック VRAM に転送する機能です。 CRTC 動作ボート (5820480) のビット0 を '1' にすると、次の V-DISP 信号の立ち上がり (フレーム表示期間の開始)時から、このグラフィック VRAM への転送が始まり、1 フレーム 分の時間(通常、垂直同期期間 1 回分、インターレース時は2 回分)で1 画面全部が収り込ま れます。1 画面分の取り込みが終了しても、CRTC 動作ボートのビット 0 は'0'に延らず、取

#### ●図……28 グラフィック高速クリア機能で消去される領域



り込み動作は継続したままになります。取り込み動作を終了させるには CRTC 動作ポートの ビット 0に 0'を書き込みます。

## ◎・◎ 2 テキスト画面用の特殊機能

### 1 アクセスマスク

テキスト画面は、1ワードのデータが画面上で被方向の16ドットに対応する、水平型のビットマップ方式です。このような精造の画面が場合、画面上の1ドットだけを変更したり、水平方向の数ドットだけを変更したりするようなときに、いったん VRAMのデータを読み出し、必要なビットだけを変更したデータをつくってから書き直さなくてはなりません (ウィンドウの端の部分の補画などでは、このようなことが頻繁に発生します)。

X 68000では、このような手間を省き、1ワード中の必要なビットだけの書き換えを可能に する、アクセスマスクレシスタ (R 23 (BE8002E)) を用意しています。テキスト画面の書き換 えを行う前にアクセスマスクレジスタに、データを変更したいビットを 'I'、変更したくないビ ットを '0'にしたマスクパターンを書き込んでおき、アクセスマスク機能を ON (R 21 (SE8002 A)のビット 9 を '1'にする) にしておくと、以後のテキスト VRAMへの書き込みでは、アク セスマスクンジスタで指定したビットだけが書き換わるようになります。

## 2 同時アクセス


テキスト画面のようなビットマップ画面のもう1つの弱点としてあげられるのが、色搭定の面倒さでしょう。X 68000のテキスト画面は、4つのブレーンのデータによって色形定を行うようになっています。このため、4つのブレーンすべてを書き換えないと、思いどおりの色に参写できないわけです。

4つのブレーンのデータを変更するのに4回の VRAM アクセスを行うのでは、単縁計算で も、表示速度は1/4に低下してしまいます。ただできえとットマップ両面で処理が低くなりが ちな表示速度が、さらに1/4も低下するのはおもしろくありません。また、書き換えに時間が かかっていると、書き換えている間、その部分の色が変化していくのが見えてしまうことにな ってしまい、見栄えが悪くなります。

このような問題を回避するためにあるのが同時アクセス機能です。同時アクセス機能は、 R 21のビット $4\sim 8$ で制御されます。ビット8は同時アクセス機能の ON/OFF ビットで、'1' になっているときだけ、同時アクセス機能が有効になります。

ビット4~7は、同時アクセスするプレーンの選択を行うものです。ビット4~7がそれぞれテキストの T0~T3プレーンに対応しており、同時アクセスを行いたいプレーンに対応するビットを '1' にしておくことで、1回の書き込みで指定したプレーンすべてのデータが書き

#### ●図……29 テキストアクセス制御機構



換わるようになります。

アクセスマスクと同時アクセスの組み合わせによるアクセス制御の例を図 29 に示しますので参考にしてください。

## 3 ラスタコビー

テキスト VRAM のデータを 4 ラスタ (水平 4 ライン) 単位で他の任意のラスタ位置に転送

する機能です。もう少しくだけた言い方をすれば、1024×1024ドットあるテキスト画面(実面面)を水平方向に256等分してできる1024×4ドットの依長の長方彩エリアを、他の長方彩の領域にまることコピーする動作です。転送はラスタコピー動作が特示された次の水平同期期間中に行われます。テキスト画面には、グラフィック画面の高速クリアのような機能がありませんが、同時アクセスやラスタコピー動作を利用すれば、グラフィック画面と同等以上の速度でクリアすることができます。

ラスタコピーは R 22 で転送元と転送先。R 21の下位 4 ピットでラスタコピー動作をさせた いテキスト両面のプレーンの選択を行った後、CRTC 動作ポートのピット 3 を '1' にすること で動作が開始されます。

転送元、転送先はそれぞれ CRTCの R 22 の上位8 ピット、下位8 ピットで指定します。設定する値は、ラスタ番号ではなく、順面を4 ラスタごとに切った横灰の領域の番号です。転送されるラスタ番号は、(設定値×4) ラスタから (設定値×4+3) ラスタまでの4 ラスタ分とかります。

R 21 の下位 4 ピットは、ラスタコピー動作の対象となるプレーン番号の設定です。T 0~T 3 の各プレーンがピット 0~3 に対応しており、T を設定したプレーンがけラスタコピー動作が行われます。

# ◎・5 ビデオコントローラの特殊表示機能

前にも述べたとおり、ビデオコントローラは X 68000 内部でつくられたテキスト画面, グラ フィック画面, スプライト+BG の各画面と、外部ビデオ信号をもとに、各画面の ON/OFF や 半透明、特殊プライオリティなどの制御を行い、実際に CRT ディスプレイに表示される信号の 作成を行っています。画面の ON/OFF やプライオリティ制御機能についてはすでに述べまし た。ここでは残っていた、半透明機能と特殊プライオリティ機能について説明しておきましょ う。

## ❸・❸1 半透明

半透明機能は、グラフィック画面のうちもっともプライオリティの高いページ (仮りにペースペーンと呼ぶことにします)と、他の順面の色データを 50 パーセント ずつの剥合 全加算していく機能です"。加算は、ディスプレイの原色である RGB それぞれで独立して行われますので、ちょうと半透明処理を行う画面の色を平均した色になります。2 つの画面で半透明動作を

させているとき、片側が単色だと、ちょうど色付きのセロファン紙を通して見たような感じに なります。半透明処理を行う領域の指定は、ベースページの VRAM データの最下位ヒットを 'I'にして行います。最下位ビットが切の領域では半透明処理は行われず、通常表示になります。 このとき、ベースページの表示上は、最下位ビットが強制的に'0'にされた状態になります。こ のため、ベースページで実際に使用できる色数は、半透明動作を行わないときの半分になりま す。

\* I 実際には50 バーセントずつにしてから足すのは面倒なので、いった人間方をRGB ごとに加算した後で1/2にする(1ビットシフトする)という計算をしています。計算 された初の影で位といはてる場った場合の余りとかますが、これは明り拾ちのよま す。輝度ピットはベースページ側は無視され、相手側の間度ピットがそのまま用いられ ます。ベースページ側の頑度ピットの値がつねに"いであると考えると、RGBの計算と同様になります。

X 68000の半透明機構をデータの流れに注目してまとめると、209 ページの図 30のようになります。半透明の相手となりうるのは、テキスト(スプライト+BG 画面)\*\*、グラフィック画面の中で2番目にブライオリティの高いページ(セカンドページと呼ぶことにします)、テレビ/ビデオ画面、テキストパレット0番の色の計4種類です。このうち、テレビ/ビデオ画面は、オブションで売られているカラーイメージユニットを使用したときに利用されます。

\*2 テキスト関面とスプライト+BG 両面は始立した関面ですが、半島明処理上は退動 させられています。テキスト画面を半透明処理の相手にすると、スプライト+BG 自由計 的に半透明の対象となります。さらにテキスト画面やスプライト+BG 画面が半透明板 現されるのは、ペースペーンのほうがプライオリティの高い場合だけで、ペースページ のほうがプライオリティが低いときには、通常とびリグライックラーテオストンスプライ ト+BG 画面となっていれば、スプライナリティの画の上にテキスト画面が重なったもの とグラフィック画面の間で半透明処理が行われますし、デキストングラフィックンスプライト+BG の間にないれば、グラフィックとスプライト+BG 画面が半透明処理されたうなでチャト画面が進られて表示されますし、

これらの画面を複数半透明処理対象とすることもできます。ベースページとの間で半透明処理を行わせることのできる組み合わせは、次の7 通りがあります。

1)テキストバレット 0 の色

2)テキスト (スプライト+BG) 画面

3)セカンドページ


4)テキスト (スプライト+BG) 画面 + セカンドページ

5)テキスト (スプライト+BG) 画面 +テレビ/ビデオ画面

 6)
 セカンドページ +テレビ/ビデオ画面


 7)テキスト (スプライト+BG) 画面 + セカンドページ +テレビ/ビデオ画面

●図……30 半透明機構



半透明機能の制御はビデオコントローラの R 2 で行います。 R 2 のビット構成を図 31 に示します。

#### ●図·····31 ビデオコントローラ R2 (SE82600)



半透明機能を使うときにはR2のピット10は必ず「いこします。このビットが「のとき、領域 指定をベースページの最下位ビットで指定するということになっています。現在X68000で は、領域指定にはこのが決しかサポートされていないので、半透明機能を使うときには「「以 外は選択できません。このビットが「のときの動作は未定落となっています。

画面の組み合わせの選択方法は、先ほどの7種類の組み合わせのうちの1)と、それ以外の場合とに分類されます。

ビット 14 が1'になっていると、他のビットとは関係なく、無条件に1)が選択されます。

2) 一刀の組み合わせの選択時間ビット 14を写て設定します。この場合、さらにビット 11と 12の両方を写にしてビデオコントローラに半透明動作モードであることを教えなくてはなりません。なお、半透明動作が指示されると、半透明対象の画面の有無にかかわらず、自動的にペースページのデータの展下位ビットは守であるものとして扱われるようになります。

2) ~ 7) の組み合わせからの選択は、ヒット 8, 9, 13で行います。それぞれのビットがテキスト両面、セカンドページ、テレビ/ヒテオ両面の半透明 ON/OFF 制御になります。たとえば、4) の組み合わせ、すなわらテキスト (スプライト+BG) 両面とセカンドページの両方との半透明処理を行うときは、ビット 8, 9, 13 はそれぞれ 71, 7, 70 となります。


ビットパターンからみると、ベースページとテレビ/ビデオ画面だけの半透明もできそうですが、ビデオコントローラ側の制約により、テレビ/ビデオ画面を半透明の対象とするときはテキスト(スプライトト号の画面が、セカンドベージのいずれかが半透明対象となっていなくてはならなくなっています。つまり、1)以外のパターンではビット8、9のいずれかが1"になっていないと半透明動作にならないわけです。

## ◎・◎ 2 特殊プライオリティ

特殊プライオリティというのは、グラフィック画面のプライオリティがテキスト画面やスプ ライト H B C 画面 よりも低い場合に、グラフィック画面のうちもっともプライオリティの高い ページ (半透明機能のときと同じようにベースページと呼ぶことにします)のプライオリティ をテキストやスプライト+BGよりも高くする機能です (212ページの図 32 参照)。特殊プラ オオリティ機能と、先ほど説明した半透明機能は選択になっており、両方の機能を同時に使う ことはできません。

特殊プライオリティも半透明と同じように特殊プライオリティにする領域を、ペースページ のVRAMのデータの最下位ビットで指定します。最下位ビットが11になっているドットだけ が特殊プライオリティ動作の扱いを受け、テキストやスプライト+BG 画面よりもプライオリ ティが高くなり。最下位ビットが10の部の活通常のプライオリティどおりに表示されます。

#### ●図……32 特殊プライオリティ動作



グラフィック画面のプライオリティ自体がテキスト画面やスプライト+BG 画面よりも高い場合には、当然のことながら特殊プライオリティになるりません。たとえば、プライオリティの順呼がスプライト+BG>グラフィック>テキストならば、特殊プライオリティ領域ではベースページンスプライト+BG>グラフィック(ベースページ以外)テキスト、そのほかの領域ではスプライト+BG>グラフィック(ベースページを合む)>テキストの順になります。

特殊プライオリティ動作の制御はビデオコントローラの R 2 で行います。特殊プライオリティ動作を行わせるには、R 2 のビット 14、12、11、10 を '0'、'1'、'0'、'1' に設定します。ビット 10 は半透明のときと同じように、領域指定をベースページの最下位ビットで行うことを示すものですが、現在 X 88000 では、これ以外の方法による領域指定の方法はサポートされて

ので、このビットは半透明機能や特殊がライオリティ機能を使うときには必ず17に設定します。 ビット 14 は半透明機能のほうで説明しましたが、このビットが17になっていると、強動的に 半透明機能(デキストパレット 0 の色との半透明処理)が選択されてしまうため、特殊プライ オリティ動作をさせたいとまには70に設定しておく必要があります。

## **0.6** カラーパレット

カラーパレット(以後、たんにパレットと略します)は、VRAM などから出力されるデータ (以後、色コードと呼ぶことにします)と、実際に D/A 変換されて CRT に送り出されるデータ ク(色テータと呼ぶことにします)とを対応させるものです。プロック側からもかるように、 X 68000 の出力段は RGB のそれぞれが5 ビットと頻度1 ビットの計16 ビット、65536 色の 表示が可能ですから、パレットは色コードがどの値のときに65536 色中のどの色を出力するか を決定するものとなっています。

X 68000 には2 組のパレットがあり、片方はグラフィック画面専用、他方はテキストとスプ ライト+BG 画面で共用されています。以下、簡略化のために、前者をグラフィックパレット、 後者をテキストバレットと呼ぶことにします。

ここではまず、構造のかんたんなテキストとスプライト+BG 画面用のパレットについて説明した後、グラフィック画面用のパレットについて説明することにします。


## ◎・◎ 1 テキストバレット

## 1 テキストバレット機構

テキストバレットの機構を 214 ベージの図 33 に示します。16 ビット長のパレット RAM が 256 ワード分あり、テキスト順面やスプライト + BG 順面から入力される色コードによって、こ の中の 1 つが選択され、そこに書き込まれている 16 ビットデータが色データとして出力されます。

スプライト+BG 両面では、色データの下位 4 ヒットは PCG エリアで、上位 4 ビットはそれ ぞれスプライトスクロールレンスタや BG データエリアで指定されて計 8 ビットのデータと なります。一方、テキスト両面は 4 つのプレーンがそれぞれ色コードの下位 4 ビットに対応し ます。上位 4 ビットはつねに 0 として扱われ、色コードの 0 ~15 までのパレットが使用される ことになります。

#### ●図……33 テキストとスプライト用+BG 画面パレット機構



## 2 テキストバレットのアドレス配置

テキストパレット RAMのアドレス配置を 215ページの図 34に示します。テキストパレッ は35B2200~85B223FF の 512パイトに割り付けられています。各パレットは 16 ビット長あ り、色コードが0のときには5E82200 番地の 16 ビットデータが、1 のときには3E82202 番地 のデータが出力されます。出力される 16 ビットのをデータは、ビット 0 か響度ビット、ビット 1~5が Blue、ビット6~10 が Red、ビット 11~15 が Green の磁分になります。

# ◎・◎ 2 グラフィックバレット


### 1 グラフィックバレット機構

グラフィックパレットは、16/256 色モードのときと、65536 色のときとで大きく構造が変化 します。16/256 色モードのときのパレットの機構を 215 ページの図 35 に、65536 色モードの ときの機構を図 36 に示します。16/256 色モードのときのパレットの機構は、パレットアドレ スが娯なるほかはテキストパレットとほとんど同じです。グラフィック画面の場合、VRAM に 直接色コードを書き込みますが、この値がそのままパレットを選択するデータとして使用されます。

●図……34 テキスト,スプライト+BG 画面用パレット

	- II		色データ				
アドレス	色コード	G	R	В	1		
\$E82200 \$E82202 \$E82204 \$E8221E	\$00 \$01 \$02 					テキスト画面で使用	スプライト+BG画
\$E82220 \$E82222 \$E823FC \$E823FC	\$10 \$11 \$FE \$FF					<u> </u>	BG画面で使用可

●図……35 グラフィックパレットの機構 (16/256 色モード時)




65536 色モード時のパレットの機構は、テキストパレットや 16/256 色モードのときとはず いぶん変わったものとなっています。

まず、パレットが16ビット×256 個という構造であったものが、8ビット×256 個×2組という構造に変化します。グラフィック VRAM から入力された16ビットの色コードは上位8ビット、下位8ビットに分割され、それぞれのコードによって2組のパレットの中から1つを選択します。そして、この2組のパレットから出力された8ビットデータが連結されて16ビットの色データとなります。

65536 色モード時のパレットはこのような構造になっているため、パレットの内容を1つ書 き換えると、256 色分に影響してしまいます。たとえば、色コードが80123 のときの青の色が少 し足りないので、該当するパレットを書き換えて青色のデータを増やすと、80223 や80323 な え、色コードの下径8 ピットが823 である色すべての青色が増加してしまいます。テキスト画面 やグラフィックの 16/356 毎モードでは、必ず色コードの1つ1つに色データが対応するよう

#### ●図……36 グラフィックパレットの機構(65536色モード時)



になっているため、このようなことは起こりません。

65536 色モードのときのバレットは、このように他のモードのときに比べて少々扱いにくい ことや、ハード的に表示可能な色すべてを同時表示できるため、バレットを操作する意味があ まり見あたらないことから、両面の初期代性に色コードと色データが等しくなるように設定さ わたままにたっているのが映画です。

## 2 グラフィックバレットのアドレス配置


65536 色モードのときのパレット RAMのアドレス配置を図 38 に示します。色コードの下 ਇ 8 ピットの実験用に使われるパレット 下的パレットと呼ぶことにします)は8 ES2000 番地 から 4 番地おきに、上位8 ピットの実換に使われるパレットは8 ES2002 番地から 4 番地おきに 再留されています。

上位パレットから出力されるデータは Green, および Red の上位3 ビット, 下位パレットか ら出力されるデータは Red の下位2 ビット, Blue, 輝度データとなっており, 連結されて得ら

	a	色データ								
7111	色コード	G	R	В	1	]				
\$E82000 \$E82002 \$E82004	\$00 \$01 \$02					▲ 16 色モード時				
\$E8201E	\$0F					ļ .				
\$E82020 \$E82022	\$ 10 \$ 11									
\$E821FC \$F821FF	\$FE \$FF									

●図……37 グラフィック用パレット (16/256 色モード時)

#### ●図……38 グラフィック用パレット(65536 色モード時)



れる 16 ビットデータのビット配置は 16/256 色モード時のグラフィックパレットやテキスト パレットと同一です。

パレット RAM の配置は、色コードが偶数のときのデータと音数のときのデータをまとめて 1ワード (16 ピット) としてアクセスできるようになっています。たとえば、 SEX2000 番地の 16 ピットデータの上位8 ピットには色コードの下位8 ピットが800 のときの色データ (正確に はデータの下位8 ピット)が、下位8 ピットには色コードの下位8 ピットが801 のときの色データが設定されます。

# ● CGROM(キャラクタジェネレータROM)

CGROM は、英数字や漢字の文字パタン (以下、フォントと呼びます) が書き込まれている

ROMのことです。X 68000 は、テキスト画面もピットマップ方式を採用しており、どのような形の文字でも表示できることから、CGROM にもさまざまな大きさの文字パタンが用意されています。 あらかじめ用意されている文字パタンの一覧を図 39 に示します。

CGROM内には英数字(半角、1/4角)フォントとして8×8ドット、8×16ドット、12× 12ドット、12×24ドットの4種類、滞空(全角)フォントとして16×16ドット、24×24ドットの2種類の計ら種類のフォントがあります。Human 68 KのIOCS コールなどでサポートされているのは8×16ドットの半角文字と16×16ドットの全角文字だけですが、SX-WINDOW上では他のフォントの表示も行えるようになっています。図中、文字レターフェースとです。英数字をフォントの大きさいっぱいに配置すると、密着して配置したときにたいへん見にくくなります。このため、実際の文字のサターンは、文字フォントサイズとして定意されている領域よりも小さくして余った端のドットを空日にすることで、素着して配置されても読みやすくなるようにしているわけです。

CGROM のアドレス配置は知40のようになっています。8F00000~\$F388BF に 16×16 ドットの全角フォントが、8F3A000~\$F3AFF に8×8 ドット、8F3A800~\$F3BFFF に8×16 ドット、8F3B800~\$F3FFF に12×24 ドットの半角フォントが配置され、さらに8F40000~\$FBF3AF に24×24 ドットの全角フォントが格約されています。16×16 ドットと8×8 ドットのフォントデータ領域の間や、24×24 ドットフォントが総約の終わりと CGROM 領域の最終アドレスである8FBFFFF までのすき間はたんなる空き領域です。

次に、それぞれのフォントが CGROM 内にどのように格納されているのかを説明すること にしましょう。

●図……39 ROM で持っている文字フォント

文	字種	フォントサイズ	文字 レターフェース	文字コード
*****	<b>业角文字</b>	8 × 8 12 × 12	6 × 7 10×10	400 455
英数字	半角文字	8 × 16 12×24	7 × 13 10 × 18	\$00~\$FF
漢 字 非漢字	全角文字	16×16 24×24	15×16 24×24	非 漢 字:JISコード上位\$21~\$28 第一水準: // \$30~\$4F 第二水準: // \$50~\$74

(ヨコ×タテ) (ヨコ×タテ)

文字種数 { • 英 数 字:256 • 第一水準:3008 • 第二水準:3478

#### ●図-----40 CGROM アドレス配置

\$F00000	16×16ドットフォント
	(非漢字 752文字)
\$F05E00	
*******	16×16ドットフォント
	(第一水準漢字3008文字)
\$F1D600	
	16×16ドットフォント
	(第二水準漢字3478文字)
\$F388C0	
\$ F3A000	
\$1-3AUUU	8 × 8 ドットフォント(256文字)
\$F3A800	8×16ドットフォント(256文字)
	8 ^ 16 ドラドフォント (250 久子)
\$F3B800	
	12×12ドットフォント(256文字)
\$F3D000	
	12×24ドットフォント (256文字)
\$F40000	24×24ドットフォント
	(非漢字 752文字)
\$F4D380	
	24×24ドットフォント
	(第一水準漢字3008文字)
\$F82180	
	24×24ドットフォント
	(第二水準漢字3478文字)
i	(メ)ーバーバー 3410人子/
\$FBF380	
\$FBFFFF	


## 0·1 8×8ドットフォント

8×8ドットフォントデータの格納のされ方を図 41 に示します。フォントデータは8F3A 000 から始まり、1 文字あたり 8 バイト分のメモリ領域を使用しています。

文字フォントは横8ドットが1バイトで表現されており、8バイトで8×8ドット分のバタンになります。水平8ドットは右端がビット0. 左端がビット7に対応します。

CPUから CGROM へのアクセスは、バイト単位でもワード単位でも可能です。ワード(16 ビット単位)アクセスで CGROM を読み出したときには、いちばん上のラインのパタンデータ が上位8 ビット、次のラインのデータが下位8 ビットになります。これは通常のメモリアクセ スのときと間にことなので、とくに気にすることはないでしょう。

●図-----41 8×8ドットフォント



## 0·2 8×16ドットフォント

 $8\times16$ ドットフォントデータの格納のされ方を図 42 に示します。開始アドレスが\$F3A800 から始まり、1 文字あたり 16 バイトを使用していること以外は $8\times8$  ドットフォントと同じです。

#### ●図-----42 8×16ドットフォント

8 F 7 F	bit 15	8	7	bit D
P0	\$F3A800	P 0	P1	
P 2	\$F3A802	P 2	Р3	
P 4	\$F3A804	P 4	P5 ·	
P 6	\$F3A806	P 6	P7	1文字:
P 8	\$F3A808	P 8	P 9	のデー
PIO PII	\$F3A80A	P10	P11	
P12	\$F3A80C	P12	P13	
P14	\$F3A80E	P14	P15	
			1	
	\$F3B7FC			
	\$F3B7FE			

## **0·3** 12×12ドットフォント

12×12 ドットフォントデータは 223ページの図 43のように格納されています。開始アドレスは8F3B800で、水平1ラインに 2パイト、1 文字あたり 24パイトを使用しています。

8 ビット単位でメモリにアクセスする CPUにとって、12 という数値は中途半端です。 CGROMでは、1ラインに2パイト (16 ビット) 分の領域を使い、このうち上位 12 ビットに パタンを登録しています。残った下位 4 ビットはすべて 6 が読み出されます。

1ワード (16 ビット) 単位で読み出したときには、パタンの右端はビット 4、左端はビット 15 となります。

#### ●図·····43 12×12 ドットフォント

12 F = F	bit 15		8 7	4.3 bit (	)
P 0 P 1 P 3	\$F38800	P 0	P 1	.0.	])
P.4 P.5	\$F38812	P 2	P 3	'0'	
P 6 P 7 P 8 P 9 P 11 P	\$F3B804	P 4	P 5	'0'	
P12 P13 N	\$F38806	P 6	P 7	'0'	
P16 P17 P18 P19	\$F38608	P 8	P 9	'0'	1
P20 P21 P22 P23	\$F3B80A	P10	P11	'0'	1文字分
	\$F38800	P12	P13	.0,	のデータ
	\$F3880E	P14	P15	'0'	
	\$738610	P16	P17	'0'	
	\$F38812	P18	P19	,0,	
	\$F38814	P20	P21	'0'	1
	\$F38816	P22	P23	'0'	]]
			}		
	\$F3CFFC			,0,	
	SFXCFFE			.0.	
				下位4bitはつねに'0'	É

## 0·4 12×24ドットフォント

 $12 \times 24$  ドットフォントデータは図 44のように格納されています。開始アドレスは8F3 D 000、水平1 ラインは 2 パイト、 1 文字あたり 48 パイトを使用しています。

水平データの構造は、 $12\times12$ ドットフォントのときと同じように、1ラインに2バイト(16ビット)を使い、このうち上位12ビットにベタンが登録されています。下位4ビットは、 $12\times12$ ドットと同様、つねに10じなっています。

#### ●図·····44 12×24 ドットフォント

		-	bit 15		8	7	4 3	ś	bit 0
P 0	P1	1 +	\$F3D000	P'0	-	P.1		, ,0,	
P2	P 3	7	\$F3D002	P.2	-	P.3		.0.	
P 4	P 5	7	\$F3D004	P.4		P.5		'0'	
P 6	P.7	7	\$F3D006	P.6		P 7		'0'	
P 8	P 9	11	\$F3D008	P.8		P 9		.0.	
P10	P11	71	\$F3D0BA	P10		P11		.0,	
P12	P13	11	\$F3D00C	P12		P13		.0.	$\Box$
P14	P15	7	\$F3D00E	P14		P15		.0.	
P16	P17		\$F3D010	P16		P17		.0.	
P18	P19	1	\$F3D012	P18		P19		.0.	
P 20	P21	٦.,	\$F3D014	P20		P21		.0.	Ш
P22	P23	5	\$F3D016	P22		P23		.0.	
P24	P25	24 8	\$F3D018	P24		P25		.0.	
P26	P27	7"	\$F3D01A	P26		P27		.0.	
P28	P29	7	\$F3D01C	P28		P29		'0'	Ш
P30	P31		\$F3D01E	P30		P31		.0.	
P32	P33	7 !	\$F3D020	P32		P33		'0'	
P34	P35		\$F3D022	P34		P35		'0'	
P36	P37		\$F3D024	P36		P37		'0'	
P38	P39	7	\$F3D026	P38		P39		'0'	Ш
P40	P41		\$F3D028	P40		P41		.0.	Ш
P42	P43		\$F3D02A	P42		P43		.0.	
P44	P45	]	\$F3D02C	P44		P45		.0.	
P46	P47	1	\$F3D02E	P46		P47		.0.	

## 0·5 16×16ドットフォント

 $16 \times 16$  ドットフォントのデータは 225 ベージの図 45 のように格納されています。開始アドレスは500000、水平 15 インは2 パイト、1 文字5 カランパイトを使用しています。 文字ファントの水平 16 ドットは、そのまま 1 ワードのデータとして格納されています。ビット配置は右端がヒット 15 にかっています。

#### ●図……45 16×16 ドットフォント

16 F	v F		bit 15		8 7	bit 0
P.O	P 1	1	\$F00000	P'0	· · · · · ·	P1
P 2	P 3	-	\$F00002	P 2		P 3
P.4	P 5		SF00004	P 4		P 5
P 6	P.7		\$F00006	P6		P 7
P.8	P 9		SF00008	P 8		P 9
P10	P11		\$F0000A	P10		P11
P12	P13		SF0000C	P12		P13
P14	P15	- 2	\$F0000E	P14		P15
P16	P17	24	\$F00010	P16		P17
P18	P19		SF00012	P18		P19
P20	P21		\$F00014	P20		P21
P22	P23		\$F00016	P22		P23
P24	P25		\$F00018	P24		P25
P26	P27		\$F0001 A	P26		P27
P28	P29		\$F0001C	P28		P29
P30	P31		\$F0001E	P30		P31
					(	
			\$F388BC		<del></del>	
			\$F388BE			

## Ø·6 24×24ドットフォント

 $24 \times 24$ ドットフォントデータは図 46 のように格納されています。開始アドレスは\$F40000で、水平1 ライン 24 ドット分が3 バイト、1 文字あたり 72 バイトを使用します。

1ライン分のデータは 24 ビットとなっていますが、CPUのメモリアクセスはバイト (8 ビット), ワード (16 ビット), ロングワード (32 ビット) が基本であるため、24 ビットのアクセスはバイト 単位でのアクセスを 3 回臓り返す、16 ビットト8 ビットと 2 回に分ける、32 ビット分を読み出して 8 ビット分を切り捨てるなどの工夫が必要です (青数番地からワード単位やロングワード単位のアクセスを行おうとするとアドレスエラーが発生するので、プログラムを組むときには注意してください)。

#### ●図-----46 24×24 ドットフォント


	24ドット			bit 15		8 7	bì
Pil	PI	P 2	T	\$E40000	P0 '		P1
P3	P 4	P 5		\$F40002	PZ		P 3
P 6	P7	P 8	1	\$F40004	P4		P 5
P 9	P10	P11		\$F40006	P 6		P7
P12	P13	P14		SF40008	P 8		P 9
P15	P16	P17		\$F4000A	P10		P11
P18	P19	P20	1	SF4000C	P12		P13
P21	P22	P23	1	\$F4000F	P14		P15
P24	P25	P26	1	\$F40010	P16		P17
P27	P28	P29	1	\$F40012	P18		P19
P30	P31	P32	11	SF40014	P20		P21
P33	P34	P35	8	\$F40016	PZZ		P23
P36	P37	P38	12	SF40018	P24		P25
P39	P40	P41	22	SF4001A	P26		P27
P42	P43	P44	1	SE4001C	P28		P29
P45	P46	P47		SF4001E	P30		P31
P48	P49	P50	11	\$F40020	P32		P33
P51	P52	P53	11	\$F40022	P34		P35
P54	P55	P56	11	\$F40024	P36		P37
P57	P58	P59	11	\$F40026	P38		P39
P60	P61	P62	11	SF40028	P40		P41
P63	P64	P65	11	\$F4002A	P42		P43
P66	P67	P68	1	\$F4002C	P44		P45
P69	P70	P71	1 ↓	\$F4002E	P46		P47
				\$F40030	P48		P49
				\$F40032	P50		P51
				\$F40034	P52		P53
				\$F40036	P54		P55
				\$F40038	P56		P57
				\$F4003A	P58		P59
				\$F4003C	P60		P61
				\$F4003E	P62		P63
				\$F40040	P64		P65
				\$F40042	P66		P67
				\$F40044	P68		P69
				SF40046	P70		P71

#### COLUMN

#### CGROM のパタン配置の実際

本文中では、バタンの実際の配置がどうなっているかについては触れなかったので、ここ で補足しておきます。なお、このフォントの配置は筆着が個人的に調べただけですので、将 来にわたって変更されない保証はありません。 公開されているレターフェースの値と実際の CGROM の内容から、各フォントが塩力か さしていると思われるパタン配置領域と、実際にパタンが配置されている領域を調べてみた のが国 4下側 49です。いずれも上投かレターフェースの領域、下投が実際にパタンが配置さ れている領域です。ずいぶんレターフェース領域をはみ出していることがわかると思います。 よく調べてみると、アルファベットの大文字や数字などはほとんどがレターフェース領域の 中に配置されているのですが、かな文字や記号の一部などがレターフェース領域をはみ出し ているようです。


また、16×16ドットフォント、24×24ドットフォントのレターフェースはそれぞれ 15×16、 24×24となっていますが、アルファベットの大文字や数字などは図に点線で書いた 15×13ド



ット、20×19ドットの領域に配置されているようです。密着配置された場合を考慮したか、漢

#### ●図----48 パタン使用領域(2)


#### 12×24ドットフォント




#### 16×16ドットフォント



( )内はアルファベット大文字数字のレターフェース






字とのバランスをとるためではないかと思われます。

#### ●図……49 パタン使用領域(3)

24×24ドットフォント



## ●**5** 画面モード制御

X 68000 の画面表示は、CRT コントローラ、ビデオコントローラ、スプライトコントローラ の協調作業で行われるため、画面モードの設定に多くのレジスタが関係しています。ここでは、 画面モード設定に関係するレジスタを修理しておくことにします。


## 0-1 CRTC

CRTC のレジスタのうち、画面モードに関係するのは R00~R08、および R20です。この うち R00~R07は CRT インタフェースの基本的なタイミングの調整を行うレジスタ、R20は色モードなど VRAM の構成の切り替えなどを行うレジスタです。

## 9・01 タイミング 制御用レジスタ

R 00~R 08 の配置は図 50 のようになっています。

#### ●図----50 CRTC(R00~R08)



\*水平トータル値はつねに奇数(最下位ビット='1')にすること

これらのレジスタでは、CRTCに与える同期信号や、画面の表示期間などのタイミングの調整を行います。X 68000の CRT インタフェースの振弊的なタイミングと、各画面モードでの R 00-R 08 の設定値を図 51 に、各タイミング名と信号波形との関係を 232 ページの図 52 に示します。このレジスタの設定値の計算方法は 233 ページの図 53 のようになっています。ただし、R 00 には必ず奇数(低下位ビットを"11"にする)の値を設定するようにしてください。

## 0.0 2 CRTC R20

CRTCのR20のピット配置を233ペーシの図54に示します。このレジスタの上位バイトで実画面サイズと色モードを、下位バイトで水平偏向固定数(高解度度モードか、標準解像度モードか)と表示画面の垂直、水平ドット数の設定を行います。このうち、上位バイトのビット8、9、10はビデオコントローラのR0の下位3ビットと同じ値を設定するようにしてください。


●図······51 CRT インタフェースの基本タイミングと CRTC の標準設定値

タイミング		高解條度	標準解像度
me are to be as	水平	31.5 kHz	15.98kHz
同期周波数	水平 重 水垂直 水垂直 水垂直 水垂直 水平直 水平直	55.46Hz	61.46Hz
データ表示期間	水平	22.09µs	52.69µs
(1)	垂直	16.25ms	15.019ms
同期期間	水平	31.75µs	62.58µs
(2)	垂直	18.03ms	16.270ms
同期バルス幅	水平	3.45µs	3.30µs
(3)	垂直	0.191ms	0.187ms
バックポーチ	水平	4.14µs	4.94µs
(4)	垂直	1.111ms	0.876ms
フロントポーチ	水平	2.07µs	1.65µs
(5)	垂直	0.476ms	0.187ms

レ	ジスタ	ī	画面モード	(高解像度)	画面モード(標準解像度)			
番号	アドレス	768×512	512×512	512×256	256×256	512×512	512×256	256×256
R 00	\$E80000	\$89 (137)	\$5B ( 91)	\$5B (91)	\$2D (45)	\$4B (75)	\$4B (75)	\$25 ( 37)
R 01	\$E80002	\$0E (14)	\$09 ( 9)	\$09 ( 9)	\$04 ( 4)	\$03 ( 3)	\$03 ( 3)	\$01 ( 1)
R 02	\$E80004	\$1C (28)	\$11 ( 17)	\$11 ( 17)	\$06 ( 6)	\$ 05 ( 5)	\$05 ( 5)	\$00 ( 0)
R 03	\$E80006	\$7C (124)	\$51 ( 81)	\$51 (81)	\$26 (38)	\$45 (69)	\$45 (69)	\$20 (32)
R 04	\$E80008	\$237 (567)	\$237 (567)	\$237 (567)	\$237 (567)	\$103 (259)	\$103 (259)	\$103 (259)
R 05	\$E8000A	\$05 ( 5)	\$05 ( 5)	\$05 ( 5)	\$05 ( 5)	\$02 ( 2)	\$02 ( 2)	\$02 ( 2)
R 06	\$E8000C	\$28 (40)	\$28 ( 40)	\$28 ( 40)	\$28 ( 40)	\$10 (16)	\$10 (16)	\$10 (16)
R 07	\$E8000E	\$228 (552)	\$228 (552)	\$ 228 (552)	\$228 (552)	\$100 (256)	\$100 (256)	\$100 (256)
R 08	\$E80010	\$1B (27)	\$1B ( 27)	\$1B ( 27)	\$1B ( 27)	\$2C (44)	\$2C (44)	\$24 (36)

( )内は10進数





#### ●図......53 CPTC P00~P07 の設定値の算出法

```
[R00]=(水平同期期間)×(水平表示ドット数)-1
```

[R01]=(水平同期パルス幅)×(水平表示ドット数)-1

[R02]=(水平同期パルス幅)+(水平バックポーチ)×(水平表示ドット数)-5(データ表示期間)×8

[R03]= $\frac{($ 水平周期期間)+(水平フロントボーチ)×(水平表示ドット数)-5 (データ表示期間)×8


(R04)=(垂直同期期間)-1

(R05)=(垂直同期パルス幅)-1

[R06]=(垂直同期バルス幅)+(垂直バックポーチ)-1 (水平同期期間)

(R07)=(垂直同期期間)-(垂直フロントポーチ)-1 (水平同期期間)

#### ■□ .....54 CRTC R20(\$F80028)




233

## 9.2 ビデオコントローラ

ビデオコントローラのレジスタのうち両面モードに関係するのはR0です。レジスタのビット配置を図55に示します。R0の下位3ビットは、両面の実画面モードや色モードの選択を行います。この設定値は、CRTCのR20のビット8,9,10の3ビットと同じ値になります。

#### ●図·····55 ビデオコントローラ R0(\$E82400)



## 9.3 スプライトコントローラ

スプライトコントローラでは、両面モードに応じた設定を両面モードレジスタに行います。 両面モードレジスタは 4本の 16 ビット長のレジスタからなっており、それぞれのビット配置 は図 56 のようになっています。これらのうち、H-TOTAL (SEB080A 番地)、H-DISP (SEB 800C 番地)、V-DISP (SEB080E 番地) の設定の標準値は 236 ページの図 57 のようになって います。それぞれの設定値の計算法は次のようになっています。

#### H-TOTAL

低解像度の 256×256 ドットモードのときだけ CRTC の R 00 と同じ値を、それ以外のとき

■図……58 スプライトコントローラ 裏面モードレジスタ(\$EB080A~\$EB080F) EB0000 スプライト#0 FR2006 FR0008 スプライト スプライト#1 FROODE スクロール レジスタ FB03F8 スプライト#127 EB03FE BGO 863クロール FR0800 BG 1 レジスタ EB0808 FROSOA 画面モードレジスタ FB0810 bit 0. hit 15 .,, H-TOTAL\* \$EB080A H-DISP \$EB080C V-DISP \$EB080E L/H freq V Res H Res \$EB0810 水平间期周波数 15.98kHz:0 31.5kHz :1 垂直256ラインモード:0 : 0 // 512 Π 未定義 水平 256 ドットモード:0 0 // 512 // :0 1

にはSFF を設定します。このレジスタへの設定値も R 00 と同様、必ず奇数 (最下位ビットが つねに'1') にしてください。

\*H-TOTALの最下位ビット(ビット0)は必ず '1' にすること

未定義 {1 0

#### ●図……57 スプライトコントローラ 画面モードレジスタの標準設定値

画面モー	ドレジスタ	高	解像度モー	F	標準解像度モード			
名称	アドレス	512×512	512×256	256×256	512×512	512×256	256×256	
H-TOTAL	\$EB080A	\$FF (255)	\$FF (255)	\$FF (255)	\$FF (255)	\$FF (255)	\$25 (37)	
H-OISP	\$EB080C	\$15 ( 21)	\$15 ( 21)	\$0A ( 10)	\$09 ( 9)	\$09 ( 9)	\$04 ( 4)	
V-OISP	\$EB080E	\$28 ( 40)	\$28 ( 40)	\$28 ( 40)	\$10 ( 16)	\$10 ( 16)	\$10 (16)	
	\$EB0810	\$15 (21)	\$11 ( 17)	\$10 ( 16)	\$05 ( 5)	\$01 ( 1)	\$00 ( 0)	
BG	面の数	1	1	2	1	1	2	

( )内は10進数

#### 2 H-DISP

CRTC のレジスタ R 02 の設定値に 4 を足した値を設定します。

### 3 V-DISP

CRTC のレジスタ R 06 と同じ値を設定します。

また、\$EB0810 番地のレジスタには CRTC のレジスタ R 20 の下位 8 ピット(ビット 0 ~ 7)と同じ値を設定してください。

## 9.4 設定上の注意

CRTC などへの設定では、いくつか注意が必要な点がありますので、ここで補足しておきます。

## **⑤・∅ 1** | CRTCへの設定時の注意

CRTC のレジスタ R 00~R 07, R 20 の設定を行う場合には、次のような順序で設定を行ってください。

- ・高い表示モードから低い表示モードに変更する場合
  - $R 20 \rightarrow R 01 \rightarrow R 02 \rightarrow R 03 \rightarrow R 04 \rightarrow R 05 \rightarrow R 06 \rightarrow R 07 \rightarrow R 00$
- 低い表示モードから高い表示モードに変更する場合
  - $R 00 \rightarrow R 01 \rightarrow R 02 \rightarrow R 03 \rightarrow R 04 \rightarrow R 05 \rightarrow R 06 \rightarrow R 07 \rightarrow R 20$

画面モードの順字は、R20のビット4、1、0の3ビットで判断され、高い順に並べると、 次のような順序になります。

768×512 ドット (高解像度モード) 512×512/512×256 (高解像度モード) 512×512/512×256 (標準解像度モード) 256×256 (標準解像度モード)

### ①・①2 画像取り込み時のCRTCへの設定

画像取り込み時には、CRTCのR08を次の値に変更します。

- ・512×512/512×256ドットモード時 ······\$9A
- 256×256ドットモード時······SEB

## **⑤・◎ 3** スプライト画面モードレジスタ設定時の注意

スプライトコントローラの画面モードレジスタの H-TOTAL レジスタ (SEB0804 番地) にSFF 以外の値を設定するとき (標準解像度の  $256 \times 256$  ドットモードにするとき) には H-DISP レジスタの設定後、 $130 \mu$ s以上たってから行ってください。

## **⑤・② 4** スプライト RAMアクセスの注意

電源投入後、スプライト VRAM (PCG エリア、BG データエリア) のアクセス時は、BG コントロールレジスタ (SEB0808 番地) のビット 10 を'0'に設定した後に行ってください。

# 6 サンプルプログラム

CRTCやビデオコントローラの操作などを行うサンプルをいくつかつくってみましたので 参考にしてください。

## ①·1 テキスト画面スクロール(C1.C)

テキスト画面を上下、左右にスクロールします。わざと球面スクロールのように動かしています。はみ出したときの動作も見ておいてください。

#### ●リスト……1 テキスト画面スクロール

```
* テキスト画面スクロールサンプル
*(横方向にはみ出してしまったときの動作も確認してください)
* XC ではvolatile がサポートされていないため、
* 次の1 行を入れてvolatileを無効にしてください
* #define volatile
*/
#include "doslib h"
#define GP VDISP 0x10
volatile short *crtc r10.
volatile short *crtc r11:
volatile char *gpip;
void set xpos(int xpos).
void set vpos(int xpos):
void wait vdisp(void):
main()
{
   int i. i:
   (short *)crtc r10= 0xe80014:
   (short *)crtc r11= 0xe80016:
```

```
(char *)gpip = 0xe88001;
   SUPER(0):
   for (i=0: i<1024: i+=4)
       set_ypos(i);
   for (i=0: i<1024: i+=4)
       set xpos(i);
   for (i=1020: i>=0: i-=4)
       set_ypos(i);
   for (i=1020: i>=0: i-=4)
       set xpos(i);
   exit(0):
void set xpos(xpos)
   int xpos:
   wait_vdisp();
   *crtc r10 = xpos:
void set_ypos(ypos)
   int ypos:
   wait vdisp():
   *crtc rll = ypos;
void wait_vdisp()
    while(!(*gpip & GP_VDISP))
    while(*gpip & GP_VDISP)
```

## 0·2 グラフィック画面4方向スクロール(C2.C)

 $512 \times 512 \times 16$  色× 4 プレーンのモードで、各画面を独立してスクロールさせています。

```
* グラフィック画面の4面独立スクロールサンプル
*(画面の上下にはみ出したときの動作も見てください)
* XC ではvolatile がサポートされていないため、
 * 次の1 行を入れてvolatileを無効にしてください
* #define volatile
*/
#include "basic0.h"
#include "graph.h"
#define GP VDISP 0x10
volatile char *gpip:
volatile short *crtc r20:
void set_home(int page, int x, int y);
void delay(void):
void screen init(void):
void wait vdisp(void);
void main()
   int i:
   (short *)crtc r20= 0xe80018;
   (char *)gpip = 0xe88001;
   screen init():
   SUPER(0) ·
   for (i=0: i<512: i++) {
       wait vdisp():
       set home (0.511-i.511-i):
       set home(1, i, 511-i);
       set home(2,511-i,i):
       set_home(3, i, i);
   for (i=511: i>=0: i--) {
       wait vdisp():
       set home (0.511-i.511-i):
       set home(1, i, 511-i);
       set home (2, 511-i, i):
       set home(3, i, i):
```

```
for (i=0: i<4: i++)
        set home(i,0,0);
    exit(0):
void set home(page, x, y)
    int page, x, y;
    *(crtc r20+2*page) = x;
    *(crtc r20+2*page+1) = y:
void delav()
    int i:
    for(i=0; i<10000; i++)
void screen init()
    int i:
    screen(1, 1, 1, 1);
    apage(0):
    for (i=0: i<256: i++)
         line(i, 0, 0, i, i%16, 'NASI');
    for (i=0; i<256; i++)
         line(256. i. i. 256. i%16. 'NASI');
    apage(1):
    for (i=0: i<256; i++)
         line(511-i.0.511.i.i%16.'NASI');
    for (i=0; i<256; i++)
         line(256, i, 511-i, 256, i%16, 'NASI');
    apage(2);
    for (i=256: i<512: i++)
         line(0. i. 256. i. i%16. 'NASI');
```

## 9·3 ラスタコピー機能によるテキスト画面 スクロール(C3.C)

ラスタコピー機能を使って、テキスト両面の上下スクロールを実現してみました。カーソル 移動キーを操作すると両面が上下します。終了するときはCTRL+Cを入力してください。

#### ●リスト……3 ラスタコピー機能によるテキスト画面スクロール

```
/*
* ラスタコピー機能サンプル (テキスト画面スクロール)
* * カーソル上下キーで、画面が上下し、CTRL+Cで終了します。
* * XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
*/
#include "basic0.h"
#include "doslib.h"

volatile short *crtc_r21;
volatile short *crtc_r22;
volatile short *crtc_mode;
```

```
volatile char *gpip;
char raster scroll(void):
void raster copy(int src, int dst);
void wait_h_sync(void);
void start raster_copy(void);
void stop raster copy(void);
void main()
    int i:
    short r21dat, r22dat;
    gpip = (char *)0xe88001:
    crtc r21 = (short *)0xe8002a;
    crtc r22 = (short *)0xe8002c;
    crtc mode = (short *)0xe80480;
    C CUROFF():
    SUPER(0):
    r21dat = *crtc r21:
    r22dat = *crtc_r22;
    while(raster scroll() != 0x3)
    wait h sync():
    stop raster copy():
    *crtc r21 = r21dat;
    *crtc_r22 = r22dat:
    C CURON():
    exit(0):
char raster scroll()
    char keybuf[8]:
    b inkey0(keybuf):
    if (keybuf[0] == 0x1b) {
         b inkey0(keybuf);
         switch(keybuf[0]) {
                    0x55: roll up():
            case
                    break:
                    0x4a: roll down():
             case
```

```
break:
            default:
                       break;
    return(keybuf[0]):
roll up()
    int i:
    raster copy(0, 128);
    for (i=0; i<123; i++)
       raster copy(i+1, i);
    raster_copy(128, 123);
roll down()
    int i:
    raster copy(123, 128):
    for (i=123; i>0; i--)
        raster_copy(i-1, i);
    raster copy(128, 0);
void raster copy(src, dst)
    int src, dst;
    dst &= 0xff:
    src &= 0xff:
    wait h sync();
    stop_raster_copy();
    *crtc r21 = 0x3;
    *crtc r22 = (src << 8) | dst;
    start_raster_copy();
void start_raster_copy()
```

```
*crtc_mode |= 0x8;
}

void stop_raster_copy()
{
    *crtc_mode &= 0x7;
}

void wait_h_sync()
{
    int dat;
    while(*gpip & 0x80) == 0x0)
    ;
    while((*gpip & 0x80) == 0x80)
    ;
}
```

## ூ.4 グラフィック画面の高速クリア(C4.C)

256×256ドットモードでグラフィック画面の高速クリア機能を使ってみました。カーソル 移動キーで画面を動かしてクリアされているのが、実画面の一部だけであることを確認してく ださい。

#### ●リスト……4 グラフィック画面の高速クリア

```
volatile short *crtc r21:
volatile short *crtc mode:
volatile char *gpip;
volatile short *crtc_r12;
volatile short *crtc r13;
short r21dat:
int pos x. pos y:
void init(void):
void h clr(void);
void wait v sync(void):
char g move(void);
main()
   screen(0, 0, 1, 1):
   vram = (short *)0xc00000:
    gpip = (char *)0xe88001:
    crtc r21 = (short *)0xe8002a;
    crtc mode = (short *)0xe80480;
    crtc r12 = (short *)0xe80018;
   crtc r13 = (short *)0xe8001a;
    pos x = pos y = 0:
    printf("High Speed Clear TestYn"):
    SUPER(0):
    r21dat = *crtc r21:
    init():
    h clr():
    while(g move() != 3)
    *crtc r21 = r21dat:
    exit(0):
void init()
   int i:
   short col;
   for (i=0: i<1024*1024: i++)
       *vram++ = col++:
```

```
void h clr()
   wait_v_sync();
   *crtc r21 = 0xf;
   *crtc mode = 0x2:
   wait_v_sync();
void wait v sync()
   while(*gpip & 0x40)
   while(!(*gpip & 0x40))
char g move()
   char
           kevbuf[16]:
   b_inkey0(keybuf):
   if (keybuf[0] == 0x8)
        *crtc r12 = pos x++:
   if (keybuf[0] == 0x1b) {
        b_inkey0(keybuf);
        switch(keybuf[0]) {
                   0x53: *ertc_r12 = pos_x--;
            case
                   break:
                   0x55: *crtc_r13 = pos_y++;
            case
                   break:
           case
                   0x4a: *crtc_r13 = pos_y--;
                   break:
           default: break;
    return(keybuf[0]):
```

## 65536色モードでの4ブレーン独立スクロール(C5.C)

グラフィック画面のスクロールレジスタを独立して制御してみると、65536 色モードで4 ブ レーンが独立してスクロールできることがわかります。メーカで動作を保証している使い方で はありませんので、あくまでも参考ということにしてください。

#### ●リスト……5 65536 色モードでの 4 プレーン独立スクロール

```
* 65536色モードでの4プレーン独立スクロール(参考)
 * XC ではvolatile がサポートされていないため、
 * 次の1行を入れてvolatileを無効にしてください
 * #define volatile
 */
#include "basicO h"
#include "graph.h"
void main():
void init screen():
void move screen():
void delay().
volatile unsigned short *x0 = (unsigned short *)0xe80018:
volatile unsigned short *v0 = (unsigned short *)0xe8001a.
volatile unsigned short *x1 = (unsigned short *)0xe8001c:
volatile unsigned short *y1 = (unsigned short *)0xe8001e:
volatile unsigned short *x2 = (unsigned short *)0xe80020:
volatile unsigned short *y2 = (unsigned short *)0xe80022;
volatile unsigned short *x3 = (unsigned short *)0xe80024;
volatile unsigned short *y3 = (unsigned short *)0xe80026:
void main(argc, argv)
int argc:
char *argv[];
   init screen():
```

```
SUPER(0):
   move screen():
void init screen()
   unsigned int i.j.col;
   screen( 1.3.1.1):
   window(0, 0, 511, 511):
   for (i=0; i<256;i++) {
      col = i*256:
       for (j=0; j<256; j++)
           pset (128+i, 128+i, col+i);
void move screen()
   unsigned int i;
   for (i=0: i<128: delay(), i++) {
       *x0 = 511-i:
       *y0 = 511-i;
       *x1 = 511-i:
       *v1 = i:
       *x2 = i:
       *v2 = 511-i:
       *x3 = i:
       *v3 = i:
void delay()
   unsigned int i:
   for (i=0; i<5000; i++)
```

## <sup>6</sup> 768×512ドットモードでの65536色表示(V1.C)

通常、768×512 ドットモードではグラフィック画面は 16 色表示しかできないのですが、 CRTC とビデオコントローラをだましてやると、768×512 ドットの画面の中の 512×512 ド ットの領域で 65536 色表示ができます。ドットの密度が高く、また縦横のドット間隔が利ま等 しくなるため、たとえば、512×512 ドットモードでは縦 100 ドット、横 100 ドットの四角形が 様長の長方形になってしまったのが、このモードでは正方形として表示されます。このモード も、メーカで動作を保証しているものではありませんのであくまでも参考としておいてください。

#### ●リスト……6 768×512 ドットモードでの 65536 色表示

```
* 768×512ドットでの65536色表示(参考)
* XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
*/
#include "stdio.h"
#include "doslib.h"
main()
   short *vram. *crtcr20, *vcr1, *palette;
   int i, h, s, v;
   vram = (short *)0xc00000; /* G-Vram Start Address */
   crtcr20 = (short *)0xe80028; /* CRTC R20
   vcrl = (short *)0xe82400; /* Video Controller R1 */
   palette = (short *)0xe82000; /* Palette Register */
   SUPER(0):
   screen(2, 0, 1, 1):
   *crt.cr20= 0x0316:
   *vcr1 = 3:
   for (i=0x0001: i<=0x10000: i+=0x0202) {
       *palette++ = i:
       *palette++ = i:
    for (h = 0: h < 192: h++)
```

```
for (v = 0; v < 32; v++)

for (s = 0; s < 32; s++)

*vram++ = hsv(h, s, v);

}
```

### グラフィック画面2面とテキスト画面の 半透明動作(V2.C)

グラフィック 2 画面とテキスト画面の複合半透明動作です。なぜか X-BASIC などではサポートされていない半透明機能ですが、なかなかおもしろい効果が得られますので、もう少し見直してもしいのではないかと思います。

#### ●リスト…… 7 グラフィック 2 画面とテキスト画面の複合半透明動作

```
* グラフィック2面とテキスト画面の複合半透明機能サンプル
 * XC ではvolatile がサポートされていないため、
 * 次の1行を入れてvolatileを無効にしてください
 * #define volatile
 */
#include "basic0.h"
#include "graph.h"
#define GREEN 0xf800
#define RED 0x07c0
#define BLUE
             0x003e
#define INTENS 0x0001
void init palette():
unsigned short *gpal = (unsigned short *)0xe82000:
volatile unsigned short *video r1 = (unsigned short *)0xe82500;
volatile unsigned short *video r2 = (unsigned short *)0xe82600:
main()
   screen(1, 2, 1, 1):
   locate(20, 10):
```

```
printf("GR1 + GR2 + Text Half toneYn"):
    apage(0):
    fill(110, 110, 400, 400, 2):
    fill(128, 128, 384, 384, 3):
    apage(1):
    fill(100, 100, 255, 255, 7):
   SUPER(0):
    init palette():
   *video_r1 = (*video_r1 & 0xff) | 0x2400;
    *video r2 = (*video r2 & 0xff) | 0x1f00:
void init palette()
   int i:
   unsigned short *p;
   p = gpal:
   for (i=0: i<0x100: i++)
       *p++ = 0:
   *gpal++ = 0:
   *gpal++ = BLUE:
   *gpal++ = RED;
   *gpal++ = BLUE | RED:
   *gpal++ = GREEN:
   *gpal++ = GREEN| BLUE:
   *gpal++ = GREEN | RED:
   *gpal++ = BLUE | RED | GREEN:
```

## ⊕·8 BG面画設定 &スクロール(S1.C)

PCG 登録と BG 画面の設定、スクロールなどを行ってみました。

#### ●リスト……8 BG 画面設定&スクロール

```
/*

* BG画面設定&スクロールサンブル

*
```

```
* XC ではvolatile がサポートされていないため、
 * 次の1行を入れてvolatileを無効にしてください
 * #define volatile
 */
#include "basicO.h"
volatile unsigned short *bgscrlx0= (unsigned short *)0x00eb0800.
volatile unsigned short *bgscrly0= (unsigned short *)0x00eb0802;
volatile unsigned short *bgctrl = (unsigned short *)0x00eb0808.
volatile unsigned short *bgtext = (unsigned short *)0x00ebc000:
volatile unsigned short *pcg = (unsigned short *)0x00eb8000:
volatile unsigned short *spscrl = (unsigned short *)0x00eb0006:
volatile unsigned short *videor3 = (unsigned short *)0x00e82600:
volatile unsigned short *videor2 = (unsigned short *)0x00e82500:
volatile unsigned short *palette = (unsigned short *)0x00e82220.
void main()
   unsigned int i.i:
   screen(1, 3, 1, 1):
   SUPER(0):
   *bgscr1x0 = 0:
   *bgscrlv0 = 0:
   *videor3 1= 0x40:
   *videor2 = (*videor2 & 0xff) | 0x1200.
   for (i=0: i<0x10: i++)
   *palette++ = ((i & 1)?0x3e:0) | ((i & 2)?0x7c0:0) |
((i & 4)?0xf800:0) | ((i & 8)?1:0):
   for (i=0: i<0x80: spscr1 += 4.i++)
       *spscr1 = 0:
   for (i=0: i<0x10: i++)
       *pcg++ = 0x1111:
   for (i=0: i<0x10: i++)
       *pcg++ = 0x2222:
   for (i=0: i<0x10: i++)
       *pcg++ = 0x4444:
   for (i=0: i<0x10: i++)
       *pcg++ = 0x8888:
   for (i=0: i<4: i++)
       for (i=0: i<0x10: i++)
           *pcg++=0:
```

```
*bgctrl = 0x201:
for (i=0: i<0x800: i++)
     *bgtext++ = 0x0100:
for (i=0; i<0x800; i++)
     *bgtext++ = 0x0101:
for (i=0; i<1024; i++) {
     *bgscrlx0 = i:
     for (i=0: i<5000: i++)
for (i=0: i<1024: i++) {
   *bgscrly0 = i;
   for (j=0; j<5000; j++)
exit(0):
```

### C O L U M N

### CPU のアクセス可能な期間

#### スプライトスクロールレジスタ

表示期間を含めたすべての期間においてアクセス可能です。

CPU 期間は、1キャラクタクロック (QD) に一度時分割で確保しています。そのため、最 悪 1.8 QD (580 ns または 1440 ns) 程度のウェイトがかかることがあります。

\* QDの周期=320 ns (高解像度) または800 ns (標準解像度)

\* DISP/CPU ピット (バックスクロールコントロールレジスタ; EB0808H の D09) を'0'に 設定すれば、スプライトスクロールレジスタの時分割アクセスを禁止し、すべての期間 を CPU に解放するため、高速なアクセスが可能になります。ただし、その期間、スプラ イト, バックグラウンドともすべての画面表示がカットされます。したがって、V 帰線期 間に入ったら、まず、DISP/CPU ピットを'0' (表示カット) にした後、スプライトレジス タのアクセスを開始すれば修座的です。

#### ●図······A CPU アクセスのタイミング



表示用にレジスタを読み出す期間は以下のとおりです (表示時間と多少ずれがあります)。

#### ●図……B レジスタ読み出しのタイミング



したがって、V 帰線期間でスプライトスクロールレジスタを書き換える場合は、V-DISPの2ライン前までに書き換える必要があります。

なお、書き換えたスプライトスクロールレジスタの内容は、2ライン経過後、3ライン目で 影響が現れます。

\* 極準解像度時、スーパーインボーズモードにした場合、片帰縁期間の一部でQDが停止することがあるため、CPUアクセスがその期間にぶつかると、ウェイトが延びることがあります(最悪 60 µ 程度)。

#### バックグラウンドスクロールレジスタ、および画面モードレジスタ

表示期間を含めたすべての期間においてアクセス可能です。

基本的に CPU 用レジスタと内部用レジスタの 2 段階のレジスタ構成です。 CPU レジスタ とは、CPU がアクセスできるレジスタで、通常 1 ウェイト以内でアクセスが終了します。 CPU 用レジスタに書き込まれた内容は、 1 水平期間に一度、決まったタイミングで内部用レジスタ へ返送され、チップ内部で有効になります。 したがって、CPU がレジスタを書き換えたからと いって、ただちに有効になるわけではありません。


\* ただし、以下のビット情報については CPU 用レジスタのみで、2 段階のレジスタ構成 をとっていないため、CPU がレジスタを書き換えた直後からチップ内部で有効になりま \*

・バックグラウンドスクロールレジスタ・・・・・アドレス\$EB 0808 DISP/CPU ビット(D 09) ・顧面モードレジスタ・・・・・アドレス\$EB 080 A H-TOTAL ビット(D 07~D 00)

CPU 用レジスタから内部用レジスタへ転送する期間は、ほぼ 256 ページの図Cのとおりです。

したがって、たとえば、バックグラウンドスクロールレジスタを1水平ラインごとに書き換えた場合は、1ライン前の水平表示期間中に書き換えればいいわけです(ただし、H-DISPの3~4 QD前までに終了すること)。

#### ■図……C レジスタ転送のタイミング



転送期間と CPU の書き込みサイクルがぶつかった場合は、CPU 側にウェイトが入ります。 読み出しサイクルならウェイトは入りません。

\* バックグラウンドスクロールレジスタおよび画面モードレジスタへの CPU アクセス については、スーパーインボーズの影響を受けません。

#### PCG およびテキスト

表示期間を含めたすべての期間においてアクセス可能です。

CPU 期間は、2キャラクタクロック (QD) に一度、時分割で確保しています。そのため、 最悪 2.8 QD (900 ns または 2240 ns) 程度のウェイトがかかることになります。

\* DISP/CPUビット(バックグラウンドコントロールレジスタ): EBD888Hの D D9) をで (CPU 側) に設定すれば、PCG、テキスト表示用の時分割が停止し、すべての期間を CPU に解放するため、高速なアクセスが可能になります。ただし、その間、スプライト、バ ックグラウンドともすべての画面表示がカットされます。したがって、V 緊急期間に入っ たた。まず、DISP/CPUビットをで(表示カット)にした後、PCG やテキストのアクセス を開始すれば能率的です。

#### ●図······ D CPU アクセスのタイミング



表示用に PCG、テキストを読み出す期間は図Eのとおりです。

したかって、V 帰線期間内で PCG、テキストを書き換える場合は、V-DISPの1ライン前までに書き換える必要があります。また、H 帰線期間内では、書き換える期間はほとんどありません (表示モードによります)。

\* 標準解像度時、スーパーインボーズした場合、H 秀線新聞内の一部で QD が停止することがあるため、CPU アクセスがその期間にぶつかると、ウェイトが延びることがあります (最悪 60 µs 程度)。

### ■図……E レジスタ読み出しのタイミング



# サウンド機構

FM 音源とサンプリング (ADPCM) 音源の両方を標準で搭載 した X 68000 のサウンド機構は、効果音から音声出力までを 幅広くサポートしています。ここでは、X 68000 のサウンド機 構について説明します。

# X68000のサウンド構成


X 68000 のサウンド系統のブロック図を 260 ページの図1に示します。X 68000 は、音声の取り込みや再生を行う ADPCM 音響と、正弦波を基本として純粋に演算処理で音を作成する FM 音響の 2 つの音薬用 LSI を内蔵しています。

ADPCMの出力は、バッファアンプを通した後、左右に振り分けられて、FM 音源 IC の出力 と合成されます。振り分けた後にある。 µPD 8255の出力と核続されている部分はバンボット 制御順路で、ADPCMの出力を右、左、中央のいずれに出力するか(あるいは、出力しないか) を決定する部分です。PC 0が左チャンネル、PC 1が右チャンネルに対応していて、出力が 'I' (=High レベル) になっていると、該当するチャンネルへの出力が OFF にされます。 両チャ ンネルとも ON になっていると、聴感上、中央から出力されているように明こえます。

ハードウェアリセット後は 8255 のI/O ピンはすべて入力となるため、ADPCMの出力は 両方とも OFF に、8255 のイーシャライズ直後は出力ピンはすべて '0' (= Low レベル) とな るため、ADPCM 出力は両チャンネルとも ON になります。

オーディオアンプの前にも似たような回路が組んであります。これはどうやらミューティン

### ●図……1 サウンド系のブロック図



グ回路 (電源投入時に「ボコッ」と大きな音が出てしまうのを防ぐ回路) のようです。

# **2** FM音源


X 68000 では FM 音源 LSI としてヤマハの YM 2151 を使用しています。ヤマハでは、いく つも FM 音源 LSI を製造していますが、それぞれに受称がついています。 YM 2151 は OPM (Fm Operator Typerm)という名称になっています。 この名称は Human 68 K などでも使 用されているため、ご存しの方も多いでしょう。本書でも FM 音源 LSI の名称として OPM を 使用することにします。

# OPMの内部ブロック

OPMの内部プロック図を262ページの図2に示します。OPMは8つの音声出力回路を持っており、それらの出力がミックスされて出力信号として取り出されます。それぞれのチャンネルは、チャンネル1からチャンネル8まで番号が振られており、通常の音楽演奏などでは、このチャンネル1つが楽器の1音に対応します。たとえば、ドミンの和音が必要なときはチャンネル1でド、2でミ、3でソの音を出力させるようにするわけです。

各チャンネルは4つのスロットと呼ばれる正弦波残態器からなっており、それぞれ M1 (モジュレータ1)、M2 (モジュレータ1)、C1 (キャリア1)、C2 (キャリア2) と名称がつけられています。これらを直列や並列につなぎあわせることで複雑な波形をつくり出すわけです。 OPM にはこのほか、音が出始がてから消えるまでのレベル変化(近ち上がりの強弱や余能の長さなど)を制御するエンベローブシェネレータ (EGと略されます)や、ブルブルといった感じになる音の大きさの変化や、ワウワウといった陽波数の変化 (ビブラート)をつけるためのLFO(Low Frequency Oscillator)、あらかじめ設定した時間がくると CPU に刺り込みをかけたり、全部のスロットを一度に発声関始させることができるタイマ、「ザー」や「シー」といった音をつくるノイズ発生器 (スロット 32 と切り替えて使用します)などが組み込まれています。

#### ●図······ 2 OPM 内部ブロック図



M2: // 2 LFO:Low Frequency Oscillator

C1: Carrier 1 ACC : Accumilator C2: // 2

PG : Phase Generator

EG : Envelope Generator

## 0.2 スロットの基本構造

OPM の発声単位であるスロットの基本構造と、それぞれを制御しているパラメータを 264 ページの図3 に示します。

スロットの中心をなすのは SIN 波彩テーブルです。SIN 波彩テーブルは、角度データを与え ると、それに対する sin 低が出力として取り出されるテーブルです。このテーブルの入力とし て、0から2 ボまで直線的に変化し、次にふたたび0に戻るような、縦波のデータを入力すれ ば、出力はきれいなサインカープとなり、入力波彩を歪めると、出力波形は大きく歪むことに なります。OPM ではスロットの入力に与える波形として、縦波と他のスロットからの入力 (M1スロットは自分自身の出力)を加算したものを与えることができるようになっています。 たとえば、他のスロットからサイン波を与えると、SIN 波彩テーブルの出力 Asin は、

Asin=SIN  $(\omega t + \alpha SIN (\psi t))$ 


t : 時刻

ψ, ω:角振動数

α : 初段のスロットの出力レベルを決める値

となるわけです。先ほど触れた駕波は、この式の中の  $\omega l$ 、 $\psi l$  の部分に相当します。OPM ではこの信号を作成している部分をフェーズジェネレーク (PG) と呼んでいます。フェーズジェネレークを歌すと「位和由政器」となりますが、たんに「鋸波発振器」と考えておいてよいでしょう。フェーズジェネレークが発生する鋸波の基本腸波数は、OPM のレジスク中の KC、KF、MUL、DT1、DT2 といったパラメークで決定され、さらに LFO (後途します) による変化の影響度を PMS で決定します。

#### ●図……3 スロットの基本構造



PMD : Phase Modulation Depth

LFRO:Low FReQuency

AMD : Amplitude Modulation Depth W : Waveform

#### \*1:フィードバックは、M1スロットだけにある

KC : Key Code

```
KF : Key Fraction
MUL: Phase MULtiphy
DT1: De Tune1
DT2: De Tune2
PMS: Phase Modulation Sensitivity
AR : Attack Rate
DIR: 1'st Decay Rate
DIR: 1'st Decay Rate
DR3: A Company Rate
DR4: A Company Rate
DR5: Key Scale Rate
R7: Release Rate
R7: Release Rate
R8: Key Scale Rate
D11: 1st Decay Level
T11: Total Level
L8: Total Level
AMS-ER1: AMS Enable
```

ら、出力 Aout は EG の出力 8 を使って、

Aout =  $\beta$ SIN ( $\omega t + \alpha$ SIN ( $\psi t$ ))

と表すことができます。

EG の出力波形は、OPM のレジスタ中の AR、D1R、D2R、RR、KS、D1L、TL といったパラメータで決定され、さらに LFO による出力レベル変動の ON/OFF や変動の度合を AMS-EN や AMS で決定しています。

図3の PG、EG のパラメータのうち、( ) でくくったものは1チャンネルごとに認定する ものであることを、くくっていないものは1スロットごとに設定するものであることを示しま ま

図3の、点線で示された LFO というブロックは、PGや EG の出力を低い周波数でふらつかせるための信号発生器です。OPMではチップ内に1つだけ持っており、この出力をすべてのスロットが共通で使用しています。LFO は PG 用と EG 用の 2つの出力を持っており、それぞれの出力レベルを PMD、AMD というパラメータで指定します。LFO の出力波彩の種類、周波数はそれぞれ W、LFRO というパラメータで決定されます。


M1スロットだけは自分自身の出力を自分の入力信号とするフィードバック回路を持って おり、このフィードバック量をFLパラメータで指定するようになっています

# 0.3 その他の部分の基本構造

OPMのスロット以外の部分の基本構造を 266 ペーシの関4に示します。オペレータには、 スロットの組み合わせを推定する CON、チャンネルの音を左右、中央のいずれから出力するか を指定する LR パラメータが入力されます (メーカが公表している OPM のプロック図では、 LR はアキュームレータの部分に入力されているのですが、感覚的にはオペレーグに効いてい ると考えるほうがわかりやすいので、ここではオペレータに入力されるものとしています)。

ノイズジェネレータは OPM 内に 1 つだけあります。ノイズ出力の ON/OFF は NE, 音質 を NFRQ で指定します。ノイズ出力が ON されると、スロット 32 の SIN 波形テーブルの出 カがノイズジェネレータの出力と置き換えられます (図では表しにくいので、スロットの出力 と切り替えるように書いています)。

### ●図……4 スロット以外の部分の基本構造



# 0·4 OPMのアドレス配置

OPM のポートアドレスを図5に示します。

CPUは、\$E90001 客地にレジスク客号を設定した後、\$E90003 客地のデータボートを使っ て、これらのレジスクにアクセスします。OPM は内部に多くのレジスクを持っていますが、音 作りに関係するレジスクはすべて書き込み専用であり、リード時はレジスク番号の設定に関係 なく、つねにステークスレジスクが読み出きれます。

#### ●図····· 5 OPM のポートアドレス


	アドレス	データ D1 D1 D3 D1 D1 D1 D1 D0	内 容
Ī	SE 90001		レジスタ番号設定ポート
	\$E,90003		データRead/Writeポート

# 0·5 OPMのリードレジスタ

OPM からのリードを行うと、つねにステータスレジスタの内容が読み出されます。このレジ スタのピット配置を図らに示します。ビット7はOPMの書き込みBUSYフラグで、OPM が CPU から次のアクセスを受け付けられない状態であることを示しています。OPMへの書き 込みを行う場合は、このピッかがりになっていることを確認してから行わなければなりません。

ビット0とビット1は、OPM内部の2つのタイマのうち、いずれがオーバーフローしたのか を示すビットです。OPMのタイマは、あらかじめ設定とした時間が軽適した後にCPUに割り込み みをかけたり、全スロットに一斉にキーオンを与えることができます。このビットはおもに CPUに割り込みをかけるような他い方をしたとき、割り込みがいずれのタイマによるもので あるかを CPUが判断できるようにするために使用します。





# Ø·6 OPMのライトレジスタ

OPMの書き込みレジスタの配置を図7と図8に示します。レジスタ番号か800から51 Fま でのレジスタはノイズ、タイマ、LFOなど、OPM 内部に1つしかないものの設定、\$20から \$3 Fがチャンネル単位で指定するもの、\$40から\$FF はスロット単位で指定するものが配置 されています。次に、これらのレジスタをアドレス解に説明していくことにしましょう。

### ●図-----7 OPM のレジスタ一覧 (その1)

レジスタ 番 号	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	備考
\$00					-	-	-		
\$01				,			LFO Reset	'0'	テスト用レジスタと兼用なので、bit1以タ のビットを'1'にしないこと
\$02 1 \$07			_		_				
\$08	$\vee$	(C2)	(C1)	(M2)		(CH	No)		Key ON/OFF制御
\$09 \$0E		_			_		_		
\$0F	NE					NFRQ			fnoise (Hz) = 4000 (ノイズ制御
\$10			С	LKA (	上位)				T <sub>A</sub> (ms) = 64 × (1024 - CLKA) (タイマA
\$11		_	_	_	_		CLKA	(下位)	4000 (51 VA
\$12			CL	КВ					$T_8 \text{ (ms)} = \frac{1024 \times (256 - \text{CLKB})}{4000}$ (タイマB
\$13		_	_		-		_		
\$14	CSM	V	F-Ri	(A)	IRC (B)	EN (A)	(B)		タイマ動作制御
\$15 { \$17				_	_		_		
\$18				LF	RQ				LF0周波数設定
\$19	F			PN	D/A	MD			F = 1: PMD = 0: AMD
\$1A		_		_	=				
\$1B	CT1	CT2		_			V	1	汎用出力制御(CT1/CT2) LFO出力波形選択(W)
\$1C \$ \$1F	_		_	_	_	_			

### ●図……8 OPM のレジスター覧(その2)

レジスタ 番号	bit 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	備考	
\$20 \$27	R-ch EN	L-ch EN		FL			CON		R/L 出力イネーブル (テャンネルの出力ON/OFF) FL: Feedback Level (Mのアードバック量制御) CDN: Connection (スロットの結合方式選択)	1
\$28 \$2F	7		(OCT)	K	c	(NO	TE)		音階選択	音ごと
\$30 \$37			К	F				7	音階微調整	に設定
\$38 \$3F	/		PMS			7	Al	MS	PMS: Phase Modulation Sensitivity AMS: Amplitude Modulation Sensitivity	~
\$40 \$5F	/		DT1			М	UL		DT1:Detune   (馬波數微小変化) MUL:Phase Multiply(周波數倍率設定)	
\$60 \$7F	/				TL				TL:Total Level(出力レベル設定)	1 2
\$80 \$9F	к	s			A	R			KS: Key Scaling(EGの名レートのKCへの依存度 AR: Attack Rate 選択)	ロット
\$A0 \$BF	AMS EN		7			D1R		,	AMS EN: AMS Enable D1R:1'st Decay Rate	13812
\$C0 \$DF	D	T2	7			D2F			DT2: Detune 2 (周波数大変化) D2R: 2'nd Decay Rate	設定
\$E0 \$FF		D	1L			F	R		D1L: 1'st Decay Level RR : Release Rate	

# 0.01 テストレジスタ

テストレジスタのビット配置を図9に示します。

### ●図……9 テストレジスタ




このレジスタは、メーカの出荷検急原料に使うのかおもな目的です。公開されているのはビット1だけで、これ以外のビットはすべて「Vで使うようにしてください。ビット1を「Yにすると LFOがリセットされ」「Vに反すと LFOがスタートします。他の音と LFO を同期させて動かしたいような場合に有効です。

## **0.02** KONレジスタ

キーオン/キーオフの制御を行うレジスタです。ビット配置を図10に示します。音のON/ OFF を制御するもので、鍵盤楽器でいうと、鍵盤を押したときがキーオン、鍵盤から指を難し たときがキーオフとなります。

KON レジスタの下位3 ピットで制御したいチャンネルを, ピット3~6で, そのチャンネル の各スロットをキーオンするか, キーオフするかを決めます。該当するピットが '1' のときに キーオン、'1' のときにキーオフになります。

KON レジスタでは1チャンネルずつしか ON できないため、複数のチャンネルをキーオン




させたときは、当然のことながら、それぞれのチャンネルの出力波形の位相はあわなくなりま す。位相を確実にあわせてスタートさせたいときはタイマAによるキーオン機能を利用します。

# 2・3 ノイズジェネレータ制御レジスタ

OPM 内部のノイズジェネレータの ON/OFF 制御やノイズ周波数の制御を行うレジスタ です。ビット配置を図 11 に示します。下位5 ビットでノイズ周波数を、ビット 7 でノイズジェ ネレータの ON/OFF 制御を行います。 ビット 7 かけだと ノイズジェネレータがイネーブルに なり、スロット 32 がノイズと入れ替わります。エンベローブジェネレータはスロット 32 のも のがそのまま使用されますが、エンベローブのカーブはアタックがエクスポーネンシャル、そ れ以外はすべて直縁的に変化するようになります。

#### ●図……11 ノイズジェネレータ制御



# ②・③ 4 タイマA設定レジスタ

OPMが持っている2本のタイマのうち、タイマAに時間設定を行うレジスタです。ビット配置は272ペーシの図12のようになっています。データ長が10ビットあるので、上位8ピットをレジスク需等8510に、下位2ピットを811に割り付けています。このレジスタに設定した値をCLKAとすると、64×(1024-CLKA)/4000 (ms)後にオーバフローを起こします。CPUに割り込みをかけたり、全スロットに一斉にキーオンを与えることができます。



# ②・③ 5 タイマ B 設定レジスタ

タイマBに時間設定を行うレジスタです。ビット配置は図 13のようになっています。タイマ Bはビット長が8 ビットであるため、レジスタ番号 \$12 だけでカウント値が覚定できます。この シジスタに設定する値を CLKB とすると、 $1024 \times (256-\text{CLKB})/4000 \text{ (ms)}$  後に CPU に割 り込みをかけることができます。



# ○・○ 6 タイマ制御レジスタ

タイマ制御レジスタのビット配置を図14に示します。このレジスタは、タイマの動作 ON/ OFF 制御や割り込みを発生するか否かなどを指定するものです。

ビット0, 1はタイマ動作の ON/OFF を制御するもので、ビット0 がタイマAに、ビット 1 がタイマBに該当し、'1'でタイマが始動。'0'で停止します。

#### ●図……14 タイマ制御



1: ダイマAのオーバノロー時に全スロットを UN にする 0: 通常動作

ビット 2. 3は、タイマがオーバフローしたときに CPU に割り込みをかけるか否かを設定するもので、ビット 2がタイマA用、ビット 3がタイマB用です。このビットをTにしておくと、オーバフロー発生時に CPU に割り込み発生を許可するとともに、ステータスレジスタの1 ST ビットをTにセットします。


ビット4,5はステータスレジスタの1STビットをクリアするための創御ビットで、ビット 4がタイマA、ビット5がタイマBの1STビットクリアに使用されます。このビットを'1'に すると、該当する1STビットがクリアされます。

ビット7はタイマAによる一斉キーオン機能を使うか否かを指定するもので、'1'を設定しておくと、タイマAのオーバフローが発生したときに自動的に全スロットがキーオンされます。

### **②・⊙7** LFO周波数設定レジスタ

274ペーシの図15にビット配置を示します。ビブラートなどをかけるためのLFOの周波数を決定します。設定値と周波数の関係を表1に示します。

### ●図----15 LFO 周波数設定



●表·····1 LFRQ の設定値と LFO の発振周波数の関係

DATA	FREQ.	DATA	FREQ.	DATA	FREQ.	DATA	FREQ.
(HEX)	(Hz)	(HEX)	(Hz)	(HEX)	(Hz)	(HEX)	(Hz)
FF	59.1278	BF	3.6955	7.F	0.2310	3F	0.0144
FE	57.2205	BE	3.5763	7E	0.2235	3E	0.0140
FD	55.3131	BD	3.4571	7 D	0.2161	3D	0.0135
FC	53,4058	BC	3.3379	7C	0.2086	3 C	0.0130
FB	51.4984	BB	3.2187	7 B	0.2012	3B	0.0126
FA	49.5911	BA	3.0994	7.A	0.1937	3 A	0.0121
F9	47.6837	B9	2.9802	79	0.1863	39	0.0116
F8	45.7764	B8	2.8610	78	0.1788	38	0.0112
F7	43.8690	B7	2.7418	77	0.1714	37	0.0107
F6	41.9617	B6	2.6226	76	0.1639	36	0.0102
F5	40.0543	B5	2.5034	75	0.1565	3.5	0.0098
F4	38.1470	B4	2.3842	74	0.1490	34	0.0093
F3	36.2396	B3	2,2650	73	0.1416	33	0.0088
F2	34.3323	B2	2.1458	72	0.1341	32	0.0084
F1	32.4249	B1	2.0265	71	0.1267	31	0.0079
FO	30.5176	BO	1.9073	70	0.1192	30	0.0075
EF	29.5639	AF	1.8477	6F	0.1155	2F	0.0072
EE	28.6102	AE	1.7881	6E	0.1118	2E	0.0070
ED	27.6566	AD	1.7285	6 D	0.1080	2D	0.0068
EC	25.7029	AC	1.6689	6C	0.1043	2C	0.0065
EB	25.7492	AB	1.6093	6B	0.1006	2 B	0.0063
EA	24.7955	AA	1.5497	6A	0.0969	2A	0.0061
E 9	23.8419	A 9	1.4901	69	0.0931	29	0.0058
E8	22.8882	A 8	1.4305	68	0.0894	28	0.0056
E7	21.9345	A7	1.3709	67	0.0857	27	0.0054
E6	20.9808	A 6	1.3113	66	0.0820	26	0.0051
E5	20.0272	A.5	1.2517	6.5	0.0782	2.5	0.0049
E4	19.0735	A4	1.1921	64	0.0745	24	0.0047
E3	18,1198	A3	1.1325	63	0.0708	23	0.0044
E2	17.1661	A2	1.0729	62	0.0671	22	0.0042
E1	16,2125	A1	1.0133	61	0.0633	21	0.0040
EO	15.2588	A 0	0.9537	60	0.0596	20	0.0037
DF	14.7820	9F	0.9239	5F	0.0577	1F	0.0036
DE	14.3051	9 E	0.8941	5E	0.0559	1E	0.0035
DD	13.8283	9 D	0.8643	5D	0.0540	1D	0.0034
DC	13.3514	90	0.8345	5C	0.0522	1C	0.0033
DB	12.8746	9 B	0.8047	5B	0.0503	1B	0.0031
DA	12.3978	9 A	0.7749	5A	0.0484	1A	0.0030
D9	11.9209	99	0.7451	59	0.0466	19	0.0029
D8	11.4441	98	0.7153	58	0.0447	18	0.0028
D7	10.9673	97	0.6855	57	0.0428	17	0.0027
D6	10.4904	96	0.6557	56	0.0410	16	0.0026
D5	10.0136	9.5	0.6258	55	0.0391	15	0.0024
D4	9.5367	94	0.5960	5.4	0.0373	14	0.0023
D3	9.0599	93	0.5662	53	0.0354	13	0.0022
D2	8.5831	92	0.5364	52	0.0335	12	0.0021
D1	8.1062	91	0.5066	51	0.0317	11	0.0020
DO	7.6294	90	0.4768	5.0	0.0298	10	0.0019
CF	7.3910	8F	0.4619	4 F	0.0289	0 F	0.0018
CE	7.1526	8E	0.4470	4 E	0.0279	0 E	0.0017

CD	6.9141	8 D	0.4321	4 D	0.0270	0 D	0.0017
CC	6.6757	8 C	0.4172	4 C	0.0261	0.0	0.0016
CB	6.4373	8 B	0.4023	4 B	0.0251	0.8	0.0016
CA	6.1989	8 A	0.3874	4 A	0.0242	0 A	0.0015
C9	5.9605	8.9	0.3725	49	0.0233	0.9	0.0015
C8	5.7220	88	0.3576	4.8	0.0224	0.8	0.0014
C7	5.4836	8.7	0.3427	4.7	0.0214	0.7	0.0013
C6	5.2452	8.6	0.3278	4.6	0.0205	0.6	0.0013
C5	5.0068	8.5	0.3129	4.5	0.0196	0.5	0.0012
C4	4.7684	8.4	0.2980	4.4	0.0186	0.4	0.0012
C3	4.5300	8.3	0.2831	43	0.0177	0.3	0.0011
C2	4.2915	8.2	0.2682	4.2	0.0168	0.2	0.0010
C1	4.0531	81	0.2533	41	0.0158	01	0.0010
CO	3.8147	8.0	0.2384	4.0	0.0149	0.0	0.0009

### Ø·Ø 8 PMD/AMD設定レジスタ

LFOが出力する PG 用の出力、EG 用の出力それぞれの出力レベルを設定するものです。こ のレジスタのピット配置を図 16に示します。ピット 7 で書き込む値を PMD とするか AMD とするかを決定します。ピット 7 が 1 ゲビ アゼウ ドピットは PMD、7 でど AMD として扱われ ます。この値が大きくなるほど、出力レベルが大きくなり、深い実調がかかるようになります。






## ②・③ g 汎用出力/LFO出力波形制御レジスタ

ビット配置を 276 ペーシの図 17 に示します。OPM は各種の用途に使用できる汎用の出力 端子を 2 つ持っていますが、X 68000 では、これを FDC (フロッピーディスクコントローラ)の READY 端子を強制的に READY 状態にする信号、および ADPCM のクロック切り替え信 号として使っています。

レジスタの下位2ビットはLFOの出力波形を選択するもので、図にあるような4種類の中



から選択することができます。Wを'll' (=3) に設定すると、LFOの出力はノイズ波形にな り、EGや PG をランダムに振ることができるようになります。ノイズシェネレータが強立した ノイズ音であるのに対し、LFOのノイズ出力は基本音の開波数や出力レベルをランダムに振 るという近が異なります。

1: 4 MHz 0: 8 MHz

### ❷・⑥ 10 チャンネル構成, 出力制御レジスタ

スロットの核続方法や、M1スロットのフィードバック率、左右チャンネルへの出力選択を 行うレジスタです。ビット配置は図 18のようになっています。ビット6、7 はそれぞれ左チャ ンネル、右チャンネルへの出力の ON/OFF を制御するもので、'1'e 書き込むとそれぞれのチャンネルへの出力が <math>ONに、'0'e 書き込むと OFF になります。片方だけを <math>ONにするとそちら側から、両方 ONにすると中央から音が出ているように感じます。

ビット3~5は、M1スロットが持っているフィードバック回路を通して帰還させる比率の 選択を行うものです。選択するフィードバック率は、スロットの出力レベルにかけ算されるた め、出力レベルが下がると、フィードバックされる最も少なくなります。


ビット $0 \sim 2$  の3 ビットはスロットの接続方法を決めるものです。スロットの接続形態は図 19 と図 20 に示すような 8 種類があり、この中からどれを使用するかを決めるわけです。


bit 0 hit7 6 4 3 \$201 FL CON EN FN \$271 Connection (スロットの接続方法)を 選択する M1が持っているフィードバック回路の フィードバック率を決める 111: 4 × m 110: 2 × π 101: x 100: +× # 011: 1× m 010: ±×π 001: ὧ×π 000: 0 (フィードバック OFF) 1: 左チャンネルへの出力 ON OFF n: // 1: 右チャンネルへの出力 ON // OFF 0:

●図……18 チャンネル構成,出力制御 (チャンネルごとに設定)


### ●図……19 コネクションの種類 (その1)

### P1~P4:PG(フェーズジェネレータ) の出力信号





### ●図----28 コネクションの種類 (その2)



### ②・③ | | KC (キーコード)レジスタ

KC レジスタはチャンネルが動作する基本局波数を音階単位で選択します。ビット配置は図 21のようになり、何オクターブ目の、何の音であるのかという設定を行います。OPM はクロ ック周波数として 3.579545 MHzが与えられたときにもっとも話差が少なくなるような音階 7日前 に対して 3.579545 MHzが与えられたときにもっとも話差が少なくなるような音階 日音 (192.27セント) 高い音が出てしまいます。このため、OPM のマニュアルでは NOTE か8AのときにAの音となるところが、X 68000 ではBの音になります。

音のずれが200セントぴったりではないため、気になる方は誤差分を KF レジスタで調整するようにしてください。



●図·····21 KC (キーコード) (チャンネルごとに設定)

### Ø·⑥ 12 KF (キーフラクション)レジスタ


レジスタのビット配置を図22に示します。

上位の6ビットだけが使用され、この値によって KC で設定した周波数に約1.6(=100/64) セント単位の微調整を加えます。 KCと KF の関係を図23に示しますので参考にしてください。

### ●図……22 KF(キーフラクション) (チャンネルごとに設定)



### ●図……23 KC, KFによる音程指定



### ②・⑤13 PMS/AMS設定レジスタ

PMD/AMDが LFO の出力レベルを設定するのに対し、PMS/AMS はチャンネルごとに LFO の効きぐあいを設定するものです。レジスタのピット極麗は 282 ページの図 24 のように なっています。ピット4-6 は PGへの効き方を、ピット0, 1 は EGへの効きぐあいを設定 します。図の中に書いた数値は、LFO の出力が根大レベルになったときの値を示しています。

#### ●図……24 PMS/AMS (チャンネルごとに設定)



\* 値はいずれもLFOの出力レベルが最大のときの値

## **②・**<sup>③</sup> [4] DT1/MUL設定レジスタ

ピット配置を図 25に示します。MUL、DT1および DT2 (SC 0~SDF にあります) は、KC や KFで与えた間放致 仮りこ基本間放致 定時ふことにします)をもとにスロットごとに異なる周波数をつくり出すもので、MULが 1/2~15 信までの信率設定。DT1 が数セント程度の微觀路。DT2 が電行とアトレベルの大きなずれをつくるのに使用されます。

ビット $0\sim3$ の4ビットは倍率設定で、0のときには基本周波数の1/2、1以上のときには基本周波数の設定値倍の周波数が PG から出力されます (DT <math>1=DT 2=0 のとき)。

DT1による周波数変動はKCの値によって変わります。この関係を表2に示しますので参 考にしてください。

# ②·①[5] TL (トータルレベル) 設定


TLはスロットの出力レベルを制御するもので、EGで計算した出力に、このレジスタで決め た減度量をかけて実際のEGの出力としています。レジスタのビット配置を 284 ページの図 26に示します。TLレジスタは下位7 ビットだけが有効で、減衰量は 0.75×TL(dB)となりま す。TLが 0のときがもっとも出力信号レベルが大きくなり、87 Fのときにもっとも小さくなります。

### ●図·····25 DT1/MUL (スロットごとに設定)



●表……2 DT1の設定値と周波数のずれ方

OCT NOTE		Jä	波数のす	れ(セント	•)	周波数のずれ(Hz)			
001	NOIL	DT1=0	DT1=1	DT1=2	DT1=3	DT1=0	DT1=1	DT1=2	DT1=3
0	0	0.000	0.000	5.025	10.036	0.000	0.000	0.053	0.107
0	1	0.000	0.000	4.228	8.445	0.000	0.000	0.053	0.107
0	2	0.000	0.000	3.559	7.110	0.000	0.000	0.053	0.107
0	3	0.000	0.000	2.993	5.980	0.000	0.000	0.053	0.107
1	0	0.000	2.515	5.025	5.025	0.000	0.053	0.107	0.107
1	1	0.000	2.115	4.228	6.338	0.000	0.053	0.107	0.160
1	2	0.000	1.778	3.555	5.330	0.000	0.053	0.107	0.160
1	3	0.000	1.496	2.990	4.483	0.000	0.053	0.107	0.160
2	0	0.000	1.258	2.515	5.025	0.000	0.053	0.107	0.213
2	1	0.000	1.057	3.170	4.225	0.000	0.053	0.160	0.213
2	2	0.000	0.889	2.667	3.555	0.000	0.053	0.160	0.213
2	3	0.000	0.748	2.242	3.735	0.000	0.053	0.160	0.267
3	0	0.000	1.258	2.515	3.143	0.000	0.107	0.213	0.267
3	1	0.000	1.057	2.114	3.170	0.000	0.107	0.213	0.320
3	2	0.000	0.889	1.778	2.667	0.000	0.107	0.213	0.320
3	3	0.000	0.748	1.869	2.615	0.000	0.107	0.267	0.373
4	0	0.000	0.629	1.572	2.515	0.000	0.107	0.267	0.427
4	1	0.000	0.793	1.586	2,114	0.000	0.160	0.320	0.427
4	2	0.000	0.667	1.334	2.001	0.000	0.160	0.320	0.480
4	3	0.000	0.561	1.308	1.869	0.000	0.160	0.373	0.533
5	0	0.000	0.629	1.258	1.729	0.000	0.213	0.427	0.587
5	1	0.000	0.529	1.057	1.586	0.000	0.213	0.427	0.640
5	2	0.000	0.445	1.001	1.445	0.000	0.213	0.480	0.693
5	3	0.000	0.467	0.935	1.308	0.000	0.267	0.533	0.747



#### ●図……26 TL (トータルレベル) (スロットごとに設定)



# **②・⊙**16 KS/AR設定レジスタ


ビット配置を図27に示します。楽器の場合、音が高くなるほど音の立ち上がりや余額の時間 が短くなも傾向があります。この効果を得るためにあるのが KSで、ARや後途する DIR、 D2R、RR などにはすべて KS による補正がかけられます。この補正制は、KC (キーコード) に依存し、(KC%4)%(2°(3-KS))(%は整数修道、"はよき乗を表す)となります。

ARはアタックレートで、キーオンした直後の音の立ち上がりを決めるものです。値が大きい ほど立ち上がりが鋭くなります。

具体的な数値は、音量が最小 (0%: -96 dB) から最大 (100%: 0 dB) になるまでの時間 と、10%から 90%になるまでの時間の 2通りについて、それぞれ 289 ページ以降の表3 と表4 に示しておきましたので参考にしてください。

なお、この表のRATEの値は、RRの場合はRR×4+2+KS、それ以外のものの場合はレジスターの設定値をXRとすると、XR×2+KSで算出される値を使用し、計算値が63以上になった場合にはRRが63のときの値を適用します。表の左端はRRの計算値、その右の2つの数値は、RRを上位4セットと下位に分けたときの値を示しています。





# ②・① 17 AMS-EN/D1R設定レジスタ

ビット配置を図 28 に示します。AMS-EN は LFO による EG の変調をかけるか否かを決めるものです。 Tを書き込むと変調がかかるようになり、10で通常とおりの動作となります。 PG への変調は、チャンネル単位で決められてしまいますが、 EG への変調は、このビットを使ってスロットにプレるかぶかを決定できます。

D1Rはファーストディケイからセカンドディケイに移るまでの時間を決めるもので、KS によってスケーリングされます。ARと同様、表にまとめておきましたので参考にしてください。

### ●図·····28 AMS-EN/D1R (スロットごとに設定)



### **②・③18** DT2/D2R設定レジスタ

このレジスタのビット配置は図29のようになっています。DT2はDT1/MULのところでも触れたように、KC KFで決まる間波数に数百セントという、大きめの変化を与えるものです。

D2Rはセカンドディケイレートで、キーオンしたままにしたとき、ファーストディケイから セカンドディケイに移った時点から音が完全に消えるまでの時間を設定します。この時間も D1R同誌 KSによってスケーリングされます。

#### ●図·····29 DT2/D2R (スロットごとに設定)



## 0.019 D1L/RR

ビット配置を図30に示します。上位4ビットがDIL、下位4ビットがRKになっています。 DIL はファーストディケイからセカンドディケイに移るときのレベルを決定するもので、値が の一SEのときには、このレベルは-3×DIL(dB)、SFのときには-3×DIL-48(dB)で表さ れます。


RR はリリースレートで、キーオフしてから音が消えるまでの時間の設定を行います。RR も AR、D1R、D2R などと同様、KS によってスケーリングされます。

EGの出力波形と、レジスタへの設定値の関係を図31に示しておきましたので参考にしてください。なお、この図では KS によるスケーリングは考慮していません。

#### ●図·····30 D1L/RR (スロットごとに設定)



#### ●図……31 エンベロープジェネレータの出力波形と設定値の関係



# ◎·7 設定値とOPMの動作の関係

OPMの設定値が実際の音声出力波形にどのように影響するかを数値で示した資料は、残念 ながら公開されていません(メーカでも公表する予定はないとのことでした)。たしかに、音作 りの面から見ると、パラメータの調整はあくまでも耳で聴きながら行うものであって、出力波 影を見ながら行うようなものではありませんが、X 68000 のように、ADPCM も搭載している マシンでは、FM 音楽用のパラメータを使って ADPCM から出力するなどの使い方も考えら れますので、音作りの基本であるオペレータの直列接続と、EGの各レートの計算方法を個人的 に調べてみました。

以下に示す式は、あくまでも筆者が個人的に(シンクロで波形を見ながら)調べた近似式で あり、OPM がこのとおりにつくられているということではありませんので、注意してくださ い。

### ②・◎ 1 オペレータを直列接続したときの出力波形

オペレータを2つ直列に接続したときのSIN波形テーブルの出力Aは、

 $A = SIN (\omega t + \alpha SIN (\psi t))$ 

のように表されます。 $\phi$ t、 $\omega$ t は、要するに間波数ですから、これはかんたんに求められますが、  $\alpha$ の求め方が公開されていないので、このままでは出力波形がわかりません。実験の結果、各 スロットの出力が TL だけで決まるとき (AR が 0、D1R、D2R などが最大値のとき) には、

 $\alpha = 10^{\circ}(-0.75/20 \times TL + e/2)$ ここで、eは自然対数の底 (=2.71828…)、 ""はべき乗を示す

とし、αSIN(ψf)の計算結果の数値をラジアン単位の角度データとみなして ωf と足すと、かなりよい感じになることがわかりました。

M1のフィードバック配はよくわかりませんでしたが、TLが0dBのときに1 (ラジアン) とみなしてフィードバックするとよいようです。たとえば、FL=3なら0.7853(=3.14159/4) をかけ算した値をフィードバックすると、近い波形が得られます。

### **②·◎2** EGのRATEと時間の関係

EG の表の値はお針指数関数となっています。 $0\sim100\%$ のアタック時間 tは、RATEの上位 4 ビットと下位 2 ビット(表の 2 番目、 3 番目の数値)を使って計算されます。上位 4 ビットを RATE。下位 2 ビットを RATE。とすると、

 $t = (10^4.202682)/(2^RATE_H) \times (1/(1+0.25 \times RATE_L)) \times 3.58/4.00$ 

で表されます。その他の時間は、この値にたんに係数をかけるだけで算出することができます。 OPMの時間の分解能の限界のために、tが小さくなってくると、この式で計算した値からずれ てしまいますので注意してください。

●表……3 EG の各レート設定値と時間 (0~100%)

アタ	ック	ファーストディケ ディケイ/リリー2	
AR×2+KS	時間 (ms)	XR×2+KS RR×4+2+KS	時間(ms)
0 : 0 0 1 0 1 2 2 3 1 0 3 3 4 1 0 3 4 1	無原保 (大大大大 ) (1 年 ) (1	0: 0 0 1 2 3 1 0 0 3 4 1 0 0 3 4 1 0 0 3 4 1 0 0 3 4 1 0 0 3 4 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0	無限性人大大人 無限ない。 毎8637、45 6 6 7 6 7 6 7 6 7 6 7 6 7 6 7 6 7 6 7

56:14.0	1.00	56:14 0	12.04
57 ; 14 1	0.81	57:14 1	9.63
58:14 2	0.67	58:14 2	8.03
59:14 3	0.57	59:14 3	6.88
60:15 0	0.47	60:15 0	6.02
61:15 1	0.47	61:15 1	6.02
62:15 2	0.47	62:15 2	6.02
63:15 3	0.00	63:15 3	6.02

●表·····4 EG の各レート設定値と時間 (10~90 %)

アタ	ック	ファーストディケ ディケイ/リリー:	イ/セカンド
AR×2+KS	時間 (ms)	XR×2+KS RR×4+2+KS	時間(ms)
0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	無限級大大 大大大 無限級大大 4008.4 2672.4 55 22672.4 55 2267	0: 0 0 1: 0 1 2: 0 2 3: 1 0 3 4: 1 0 3 5: 1 1 2 5: 1 2 3 6: 2 2 7: 1	無限 大大 無限 大大 無線
49:12:1 50:12:2 51:12:3 52:13:0 53:13:1	1.57 1.31 1.12 0.98 0.78	49:12:1 50:12:2 51:12:3 52:13:0 53:13:1	7.79 6.49 5.57 4.87 3.89

54:13 2	0.65	54:13 2	3.26
55 : 13 3	0.55	55:13 3	2.78
56:14 0	0.52	56:14 0	2.43
57:14 1	0.42	57:14 1	1.95
58:14 2	0.36	58:14 2	1.62
59:14 3	0.30	59:14 3	1.39
60:15 0	0.24	60:15 0	1.22
61:15 1	0.24	61:15 1	1.22
62:15 2	0.24	62:15 2	1.22
63:15 3	0.00	63:15 3	1.22

# 3 ADPCM

# ❸・1 ADPCMの概要

OPM (FM音源) が SIN カーブやノイズなどをもとに演算で被形を作成するのに対し、 ADPCM のほうは自然音の取り込みや再生を行うものです。

入力波形を定期的にサンプリングして、その時点での電圧を、そのままデジタルデータに変 検するのが、CDなどでも採用されている PCM 方式と呼ばれるものです。PCM 方式ではサン ブリング周波数のほかにはなんら制的はありませんから、波形の再更性はよいのですが、メモ リを大量に食うという問題があります。たとえば、CDと同様にすると、1回分のデータが16 ビット、サンプリング周波数 44.1 KHzですから、1秒で88.2 Kバイトも使ってしまいます。

なんとか、この量を減らそうと考えられた方法に、前回の電圧との差分をデータ化する PCM 法、前回の変化から次のデータを予測し、そのデータとの差分をデータ化する DPCM (Differential-PCM) 法などがあります。 ADPCM (Adaptive Differential PCM) は DPCM をさらに改良して、大きな電圧の変化にも対応できるようにし、音質を改善したものです。 前回の変化が大きいときには次の変化の幅も大きく、小さいときには変化離も小さいものと考え、前回の変化の大きさから求められる定数を、予測値との変化にかけた値をデータ化しようというものです。

X 86900 では、入力波彩から ADPCM データへの変換や ADPCM データから出力波彩の 再現を行う LSI として、沖電気の MSM 6258 V という LSI を使用しています。この LSI は、 入出力ともモノラルであるため、X 68900 ではバンボット制御 (右、左、中央のいずれから出 力するかを選択する) 回路を付加しています。

次に MSM 6258 V の特徴をかんたんにまとめておきます。

# **0·01** ADPCMデータ

MSM 6258 V は、ADPCM データとして 3 ビットまたは 4 ビットのデータを作成し、サン ブリンク2回分のデータをまとめて 1 バイトデータにして CPU とやり とりするようになって います。3 ビット ADPCM とするか、4 ビット ADPCM とするかは、LSI のビンで切り替え られるのですが、X 68000 では 4 ビット ADPCM モードに固定して使用しています。

# ◎・● 2 サンプリング 周波数

サンプリング間波数は、LSIのクロック開波数の 1/512、1/768、1/1024のいずれかから遊 択可能です。X 68000ではクロックとして 4 MHz と 8 MHz を切り替えられるようにしてい るため、3.9 KHz、5.2 KHz、7.8 KHz、10.4 KHz、15.6 KHz の5 種類を選択できます(4 MHz で 1/512 のときと、8 MHz で 1/1024 のときはどちらも 7.8 KHz になるため、1 種類 歳ります)。1 秒あたり使用するメモリ量は、サンプリング関波数の半分(15.6 KHz なら 7.8 Kバイト)になります。

# **②・① 3** A/D, D/Aコンバータ

MSM 6258 V に内蔵されている A/D コンバータ (入力電圧からデジタルデータへの変換器) は8 ピット, D/A コンバータ (デジタルデータから出力電圧への変換器) は10 ピットの 精度を持っています。MSM 6258 V は、入力データを8 ピットの PCM データに直した後、ADPCM 変換を行い、また ADPCM データを 10 ピットの PCM データに変換した後、音声信号として貼力しているわけです。

# Ø·2 ADPCM関係のレジスタ

ADPCM の制御に関係するレジスタの一覧を図 32 に示します。 MSM 6258 V か持っているレジスタには最低限のステータスやコマンドしかないため、X 68000 ではサンプリングレートや ADPCM の出力切り替えを PPI (8255) のボート Cで、ADPCM の基本クロックの選択を OPM の規用出力選子 CT 2 で行えるようにしています。

#### ●図……32 ADPCM の動作に関係するレジスタ

## ADPCM(MSM6258V)

アドレス	REAP!	bit 7	6	5	4	3	2	1	bit 0	備考
\$E92001	R	PLAY /REC	111			'0'				ADPCMステータス
⊅E32001	W			'0 '			REC	PLAY ST	SP	// コマンド
\$E92003 R/W Data <sub>n+1</sub> Data		ta <sub>n</sub>		データ入出力						

#### PPI(i8255)ポートC/コントロールワードレジスタ

(				•						
アドレス	READ/ WRITE	bit 7	6	5	4	3	2	1	bit 0	備考
\$E9A005	R/W	IOA6	IOA5	PC5	PC4	Samp	RATE	PCM	PAN	ADPCMサンブルレート/ 出力制御
\$E9A007	w	'0'		_			Bit Se	1	Data	ポートCのビット単位での制御

## OPM(YM2151)レジスタNo.=\$1B(\$E90001に\$1Bを書き込んでからアクセスする)

アドレス	READ/ WRITE	bit 7	6	5	4	3	2	1	bit 0	備考
\$E90003	W	CT2	CT1	_		-		١	V	ADPCM基本クロック切り替え

なお、ADPCMのデータ転送は DMAC で行うほうが便利なので、X 68000 では DMAC の チャンネル3を ADPCM 用に割り付けています。 DMAC の設定方法などについては DMA の意を参照してください。

# **0.01** ADPCMステータスレジスタ

ADPCM ステータエレジスタのビット配置を 294 ページの図 33 に示します。ビット 7 は、 ADPCM が録音 (音声データ人力) ないしスタンバイ中であるか、再生 (音声データ出力) 中 であるのかを示すビットです。「1 のとき録音中/スタンバイ状態、10 のときは再生中であること を示しています。

# 0.02 ADPCMコマンドレジスタ

ADPCM の動作眼始/停止制御を行います。ビット 配置は 294 ペーンの図 34のようになっています。ビット 2 が集合開始、ビット 1 が平生眼始の制御を行い、ビット 0 は縁音 / 再生動作の終了したときはコマンドレジスタで停止を指示しないと、ADPCM は最後に与えたデータを繰り返し他用して音声出力を行ってしまいますので、

#### ●図----33 ADPCM ステータスレジスタ (\$E92001)



#### ●図----34 ADPCM コマンドレジスタ (\$E92001)




必ず停止コマンドを書き込むようにしてください。

また、停止コマンドを書き込んだとき、ADPCM の出力レベルは最後の状態のまま保持され、次の再生開始コマンドを受け取ったときに 1/2 VDD (最大振幅の半分) に戻されるため、最後 の出力レベルが 1/2 VDD 近辺でないと、開始コマンドを与えた直後に「ボツァ」という音が出 ることがあります。

# **0.03** ADPCMデータレジスタ

ADPCMデータの入出力を行うレジスタです。ビット配置は図35のようになります。 ADPCMデータは32サンプリング分子つまとめて転送を行いますので、図のように、上位4ビットと下位4ビットに分かれており、下位4ビットが先、上位4ビットが後のサンプリングで作取されたデータになっています。それぞれの4ビットデータは最上位ビットが符号、下位3ビットが移り値となっています。

## ●図·····35 ADPCM データレジスタ (\$E92003)



# @·@4 PPI(8255)ポートC


ジョイスティック用に使用している PPIの空きビットを使用して、サンブリングレートの選択や ADPCM のパンボット制御に使用しています。このボートのビット配置を 296ページの 図 36 に示します。

ビット3とビット2は、ADPCMのサンプリングレートを基本クロックの1/512、1/768、1/1024のいずれにするかを選択します。2ビットが11'のパターンは未飽用扱いになっています。実際に設定してみると、'01'のときと同じ結果になるようです。

ビット1とビット0はペンポット制御で、ビット0か左チャンネル、ビット1か右チャンネルの制御用となっており、それぞれ11にすると出力がOFF、'0にするとONになります。片 チャンネルだけONにすればそちらから、両方ともONにすると中央から音が出ているよう に聞こえます。

なお、X 68000では 8255 のボートCを出力ポートとして使用していますが、8255 の特性上、 出力ボートを読み出すと、出力されているデータがそのまま読み出せますので、現在設定され ているデータを読み出して必要なビットだけを変更することができます。


#### ●図·····36 8255 ポートC (SE9A005)



# ❸・② 5 PPI (8255)コントロールワードレジスタ

PPIは、特殊機能として、ボートCの任意のビットを操作するビットセット/リセット機能を 持っています。この操作は PPIのコントロールワードレジスタで行います。 ビットセット/リ セットコマンドのビット配置を図 37に示します。 ビット 7が0であるとき、8255 はビットセ ット/リセットコマンドと認識し、ビット1からビット3を操作したいボートCのビット位置、 ビットのをセットしたいデータとみなして、指定されたビットだけを与えられたデータに変更 します。

むろん、ポートCはリード/ライト可能ですから、いったんセットされているデータを読み出 してから ANDや OR などのビット演算を行い、再度書き込んでもかまわないのですが、操作



するビットが1つだけであるような場合にはビットセット/リセット機能を使うほうがかんた んだと思われるので、この機能を説明しておきました。

# ②・② 6 OPMレジスタ\$1B


X 68000では、ADPCM のクロックの切り 終え信号として OPM (FM 音源 LSD の汎用出 力端子 CT 2 を使用しています。このピットは OPM 内の番号 1 B のレジスタで行います。レ ジスタのビット 配置は 298ページの図 38 のようになっています。このレジスタのピット 7 が クロック 3単沢目のピットで、19のとき 8 MHz、17のとき 4 MHz になります。

このレジスタは書き込み専用で、読み出すことができないため、システム的に使用する場合 には、ほかのビットの値に気を配る必要があります。

# 9.3 サンプルプログラム

ADPCM の機件を行うサンプルプログラムを作成してみましたので参考にしてください。こ の例では、SIF の連続データの再生を行わせています。起動時のオプション指定で、第1引き 数が PPI のパンボット制御ビット(ビット0、1)にセットする値、第2引き数が PPI のサン ブリングレート選択ビット(ビット2、3)、第3引き数が ADPCM の基本クロック選択(OPM

## ●図·····38 OPM レジスタ (レジスタ No. = \$1B)



のレジスタ\$1B) に設定する値です。

このサンプルでは PPI の制御にビットセット/リセット機能を使ってみましたので、あわせて参考にしてください。

## ●リスト……1 ADPCM の操作(\$1F の連続データの再生)

```
/*
* ADPCM動作テスト
* XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
*/
#include <doslib.h>
struct DMAREG {
   unsigned char csr:
   unsigned char
                cer:
   unsigned short sparel;
   unsigned char
                dcr:
   unsigned char ocr:
   unsigned char scr:
   unsigned char ccr:
   unsigned short spare2;
   unsigned short mtc:
```

```
unsigned char
                *mar:
   unsigned long spare3:
   unsigned char *dar:
   unsigned short spare4:
   unsigned short btc:
   unsigned char *bar;
   unsigned long spare5;
   unsigned char spare6:
   unsigned char niv:
   unsigned char spare7:
   unsigned char eiv:
   unsigned char spare8:
   unsigned char mfc:
   unsigned short spare9:
   unsigned char spare10;
   unsigned char cpr;
   unsigned short spare11;
   unsigned char spare12;
   unsigned char dfc:
   unsigned long spare13:
   unsigned short spare14:
   unsigned char spare15:
   unsigned char bfc:
   unsigned long spare16:
   unsigned char spare17;
   unsigned char gcr:
volatile struct DMAREG *dma:
volatile unsigned char *ppi_cwr; /* 8255コントロールワードレジスタ*/
volatile unsigned char *opm regno; /* OPMレジスタ番号設定レジスタ
volatile unsigned char *opm data; /* OPMデータレジスタ
volatile unsigned char *adpcm command: /* ADPCMコマンドレジスタ
                                                              */
volatile unsigned char *adpcm status: /* ADOPCMステータスレジスタ
                                                              */
volatile unsigned char *adpcm data; /* ADPCMデータレジスタ
                                                              */
#define BUFSIZE 0x400
unsigned char pcmbuf[BUFSIZE];
void main():
void create adpcmdata();
void adpcm outsel():
```

```
void adpcm sample():
void adpcm_clksel();
void adpcm stop():
void adpcm start():
void dma setup():
void dma start():
void wait complete():
void clear_flag();
void main(argc, argv)
   int argc:
   char *argv[]:
   unsigned int i. pan. sample, clk:
   if (argc >= 2)
       pan = atoi(argv[1]):
    else pan = 0:
    if (argc >= 3)
       sample = atoi(argv[2]);
    else sample = 0:
    if (argc >= 4)
       clk = atoi(argy[3]):
    else clk = 0:
    SUPER(0):
                 = (struct DMAREG *)0xe840c0:
    dma
    ppi cwr
               = (unsigned char *)0xe9a007;
    opm regno
                = (unsigned char *)0xe90001;
                 = (unsigned char *)0xe90003:
    opm data
    adpcm command = (unsigned char *)0xe92001:
    adpcm status = (unsigned char *)0xe92001:
    adpcm_data = (unsigned char *)0xe92003;
    adpcm_stop();
    create adpendata(pembuf, BUFSIZE);
    adpcm outsel(pan): /* Panpot Control */
    adpcm_sample(sample); /* Sampling rate */
    adpcm clksel(clk):
                        /* ADPCM Clock */
    clear flag():
    dma setup():
    dma start():
    adpcm start():
```

```
wait complete():
   adpcm stop():
   clear flag():
void create adpcmdata(buf.length)
   unsigned char *buf:
   unsigned int length:
  while(length--)
       *buf++ = 0x1f:
void adpcm outsel(sel)
   unsigned int sel:
   *ppi cwr = (0 << 1) | ((sel >> 1) & 1); /* Left
   *ppi cwr = (1 << 1) | (sel & 1); /* Right */
void adocm sample(rate)
   unsigned int rate:
   *ppi cwr = (2 << 1) | ((rate >> 1) & 1);
   *ppi cwr = (3 << 1) | (rate & 1):
void adpcm clksel(sel)
   unsigned int sel:
   *opm regno = 0x1b:
   *opm data = (sel & 1) << 7;
void adpcm stop()
   *adpcm command = 0x1;
void adpcm start()
   *adocm command = 0x2:
```

```
void dma setup()
    dma->dcr = 0x80:
    dma->ocr = 0x32:
    dma->scr = 0x04;
    dma \rightarrow ccr = 0x00;
    dma->cpr' = 0x08;
    dma->mfc = 0x05;
    dma->dfc = 0x05:
    dma->mtc = RIJES17E.
    dma->mar = pcmbuf:
    dma->dar = (unsigned char *)adpcm data;
void dma start()
   dma->ccr |= 0x80;
void wait complete()
    while(!(dma->csr & 0x90) && !(*adpcm status & 0x80))
void clear flag()
    dma->csr = 0xff:
```

# Ø·4 ADPCMデータ

ADPCM データへの変換アルゴリズムが具体的にどのようになっているかについて調べた のですが、メーカ(沖電気)のノウハウに該当するものであることから非公開ということでし た。このため、X 68000 の ADPCM データがどのようになっているかは不明です。

ADPCMについて調べているときに見つけたヤマハの音源LSI、YM2608 (OPNA) に内蔵 されているADPCM音源のアルゴリズムをコラムに載せておきますので参考にしてください。

### COLUMN

## ADPCM のアルゴリズム (ADPCM 音声分析の手順)

- ① A/D 変換 …音声をサンブリングレートごとに 8 bit の PCM データに変換します
- ②  $8 \rightarrow 16$  ……得られた PCM データを 256 倍して 16 bit のデータ;Xn に変換します
- ③ dn の算出 …この Xn を予備値 xn と比較して、その差分; dn を求めます
- ④ ADPCM データの決定

差分の絶対値; | dn | と量子化幅;⊿n の関係から、ADPCM データの 残り 3 bit(L 3、L 2、L 1)を決定します

ADPCM データの符号化は表 A に示すとおりです

## ●表······A ADPCM データと量子化変化率(f)

L	4		L2			条件	
dn≥0	dn < 0	LJ	LZ			(1n=1 dn 1/ $\Delta$ n)	
		0	0	0	57/64	In < 1/4	
	ì	0	0	1	57/64	1/4≤ In<1/2	
			0	1	0	57/64	1/2≤ In < 3/4
				0	1	1	57/64
0	1	1	0	0	77/64		
		1	0	1	102/64	5/4≤ In<3/2	
1		1	1	0	128/64	3/2≤ In < 7/4	
		1	1	1	153/64	7/4≤ In	

以上の操作で、音声データから ADPCM データへの変換は終わりです

## ⑤ 予測値と量子化幅の更新

.......ADPCM データが得られると、次ステップの予測値;xn+1と量子 化幅: ∠n+1の更新を行います

 $Xn+1=(1-2\times L\ 4)\times (L\ 3+L\ 2/2+L\ 1/4+1/8)\times \Delta n+xn$   $\Delta n+1=f(L\ 3,\ L\ 2,\ L\ 1)\times \Delta n\ :\Delta nmin=127,\ \Delta nmax=24576$  \*初期設實: 于 測 值 X1=0 情子化層  $\Delta 1=127$ 

以下、①~⑤の操作を各サンプリングタイムごとに繰り返して音声分析が行われます

# SCC

SCC は、シリアル伝送 LSIで、同期通信、非同期通信のほか、 データの変復調までサポートしています。ここでは、X 68000 での SCC の使われ方や、SCC の各レジスタの設定法などに ついて説明します。


# ●¶ SCCの概要

X 68000では、RS-232 Cインタフェースとマウスをサポートするための LSI として、 Z 8000 のファミリー LSI である Z 8530 SCC (シリアルコミュニケーションコントローラ; DIF たんに SCC と略! ます) を使用しています。

X 68000 の SCC 周辺のブロック図を 306 ページの図 1 に示します。

SCCは、チャンネルAとチャンネルBの2つのシリアルボートを持っているのですが、X 68000では、このうち、チャンネルBの RTSと RxDをマウス用に使用し、チャンネルAを RS-232 C ボートに利用しています。また、SCC の持っている信号線は、RS-232 C をサポートするにはタャ不足しているため、チャンネルBのうち、彼かれていない CTS、DCD をそれ ぞれCLとCDライン入力に、DTRをクロック切り替えに流用しています。これによって X 68000では、一般的な非同財通信だけでなく、Monosyne や Bisyne、SDLC といった同財通信お標準でポポートできるようになっています。また、SCC はデータに変調をかけたり、変調された信号からデータとクロックを分離する(復調)機能が均識されており、2 線式の同財通信をどか容易に行えるようになっています。

## ■図……1 SCC 周辺ブロック図



X 68000のハード上使用可能な通信モードを次に示します。ただし、X 68000では、SCC とのデータ転送に DMA が使用できないため、転送速度は CPU の応答速度に依存します。このため、実際に利用可能な転送速度は、ここに掲げた数値よりかなり落ちると思われます。

#### チャンネル A

非同期チード時

キャラクタ長 : 5/6/7/8 ビット ストップビット長: 1/1.5/2 ビット

パリティ : 偶数/奇数/なし

クロック : ×1, ×16, ×32, ×64 (×1は外部で同期をとる必要あり)

エラー検出 :パリティエラー

フレーミングエラー

## ・同期モード時

バイト指向同期モード (Monosync, Bisync)

キャラクタ同期 : 内部/外部いずれも可

同期キャラクタ数 : 1/2個 同期キャラクタ長 : 6/8 ビット

同期キャラクタ制御:自動挿入/削除可

CRC :自動生成/チェック可

## SDLC モード

アポートシーケンス自動生成/検出

自動ゼロ挿入/削除

メッセージ間フラグ自動挿入

アドレスフィールド自動検出

Information フィールドの端数処理

CRC 自動生成/チェック

SDLC ループモード時の EOP 検出による自動オンループ/オフループ

## データ転送速度

非同期モード : 38.4 Kbps (×16 モード時)

Monosync/Bisync : 1.5 Mbps FM 符号化方式 DPLL : 375 Kbps NRZI 符号化方式 DPLL : 187 Kbps

## チャンネルB

非同期通信のみ

キャラクタ長 : 8 ビット ストップビット: 2 ビット パリティ : なし ボーレート : 4800 bps


# ●・1 SCC のデータ通信モード

SCCのサポートする通信モードとそのデータフォーマットを図2にまとめてみました。 Async(排制期)モードは、現在、もっとも一般的に使用されているもので、俗に RS-232 C サポートというときには、このデータフォーマットでのデータ伝送がサポートされていることを 指します。


そのほかのフォーマットはいずれも同期伝送モードです。同期伝送モードは、いずれもデータのほかに送受信タイミングをとるためにクロック信号が必要となります。クロックとデータの関係の例を図3に示します。送信職は、クロックの立ち上がりに同期してデータを変化させ、

### ●図····· 2 SCC がサポートするデータフォーマット





#### ●図……3 同期伝送の動作



受信側はクロックの立ち下がりのタイミングデータを取り込むようにすることで、確実にデー タが受け誇せるようにするわけです。

データの前にある Sync や Flag は一連のデータの先頭であることを示すとともに、受信側 が確実にデータとタイミングをあわせるために使用されるものです。データの後に続く CRC は、受け取ったデータにエラーがないかどうかを輸出するためのチェックコードです。

これらのうち、External Syncモードは、データの読み始めのタイミングを LSIの SYNC 端子を使って伝えることになっているのですが、RS-232 C の信号には該当するものがないこ ともあって、X 68000 では LSI の SYNC 端子を外部に引き出していません。このため、 X 68000 では、このモードを使用することはできません。

次に、これらのデータフォーマットについてもう少し詳しく見ていくことにしましょう。

# **0.01** Async (非同期)モード

図2では非同期通信モードの典型的なデータフォーマットを示しました。データの前には1 ビットのスタートビットと呼ばれる『ジロビットがまず返られ、データの後にはチェック用のバ リティビット、さらに1キャラクタのデータの最後を示すストップビットと呼ばれる"1のデ ータが送信されます。バリティビットは省略される場合もあります。また、ストップビットの ビット表は、1ビット、1.5ビット、2ビットのいずれかが選択可能です。

受信側では、データラインが'0'になったのを見つけると、データの取り込み準備を開始し、 谷ビットのは記中央(と思われるところ)を順次サンプリングしていきます。データに続くバ リティビットはデータの正確性をチェックするための1ビットのデータです。パリティには、 データとパリティビットを含めた'1'の総数が偶数になるようにパリティビットのデータを決 める偶数パリティと、音数になるようにする音数パリティがあります。さらに、受信側はデータの最後を示すストップビットがあるのを確認します。もし、ストップビットがあるはずのと ころで'0'か読み出された場合にはエラー (フレーミングエラー)となります。

# **0.02** Monosync (モノシンク) モード

Monosyncモードにかぎらず、同期通信モードでは、選受信ともクロック信号に同期してデ ータの出力/人力を行います。このため、データのほかにクロック信号が必要となりますが、 Asyncモード時に1キャラクタごとに付加されてしまうスタートビットやストップビットと いった余かなデータが不要であることから、効率のよい伝送が行えます。

フレーム (一連のデータ列) の最初には SYNC (同期) キャラクタと呼ばれる同期用のデー タが、最後には CRC コードによるチェックデータが付加されます (SYNC キャラクタデータ け SCC の WR 7 レジスタにセット1 が値が使用されます)。

同期通信モードでは、Asyncモードのような、1キャラクタの先頭や最後を示すデータバタ ンは存在しないため、どのヒットがデータの最初であるのか見分けがつきません。このため、 SYNC キャラクタという特別なデータバタンを用意しておき、これをフレームの先頭として認 識するようにするかけです。

SCC で Monosync モードを使用するときに、データを読み始めるときやデータを取りそこ なった場合など、同期をとり直す必要が生た場合にはレシーバをハントモードにします。 SCC は、このモードに設定されると、SYNC キャラクタバタンと同一のビットバタンが見つか るまで待ち続け、一致したバタンが受信できた時点から徹次データの取り込みを開始します。

# **0.03** Bisync (バイシンク) モード

Bisync (Binary Synchronous Communication)は IBM が提唱した通信方式で、メッセ ージのフォーマットは SYNC キャラクタが2 つになったほかは Monosync とよく似ていま す。図4に Bisync メッセージのフォーマット例を示します。最後の BCC は Block Check Code の略で、先ほど掲げた図では CRC として示されるものです。 SOH や STX などは、制 即コードとして割り当てられているデータを指します。これらの制即コードの一覧を図5 に示 しておきます。

Bisyncでは (Monosyncでも同じ)、SYNなどのデータ制御コードを特別なデータとして 扱うため、テキストの中にこれらのデークが入り込むと、それをテキストとして受け取ればよ いのか、制御コードとして処理すべきなのが区別できなくなります。つまり、このままのフォ ーマットではバイナリデータ (音声、画像データ、実行可能ファイルなど)の選受信は行えな いことになります。

## ●図····· 4 Bisync メッセージフォーマット

			ETX	
SYN SYN SOH ヘッダ	STX	TEXT	er ETB	BCC

#### ■図……5 伝送制御キャラクタ例

符号	値	名 称	意味
SOH	\$01	Start Of	ヘディング開始
STX	\$02	Start of TeXt	テキスト開始
ETX	\$03	End of TeXt	テキスト終結
EOT	\$04	End Of	伝送終了
ENQ	\$05	ENQuiry	問い合わせ(相手局からの応答要求)
ACK	\$06	ACKnowledge	肯定応答
DLE	\$10	Data Link Escape	伝送制御拡張
NAK	\$15	Negative AcKnowledge	否定応答
SYN	\$16	SYNchronous Idle	岡期信号
ETB	\$17	End of Transmission Block	伝送ブロック終結

IBMでは、これに対処する方法として、制御データの前に DLE(\$10)を挿入する方法をとりました。このモードは透過伝送モードと呼ばれます (パイナリデータの伝送に対応していないほうは通常伝送と呼んでいるようです)。このモードでは、たとえば、SYN (\$16)は DLE SYN (\$1016) という 2・パイトデータになって送られます。\$10 というアータを送りたいときには DLE \$10 (\$1010) という 2・パイトデータに変換することで対処します。透過モードで付加/削除される DLE コードは CRC の計算には含めないことになっています。

SCC の Bisync モードは透過モードをサポートしていませんので、透過モードを使うときには CPU で DLE の挿入/削除や CRC 計算などの処理を行う必要があります。

# ●・● 4 External Sync(外部同期)モード

外部同期モードでは、データの開始位置を Monosync や Bisync のような特殊データで認識するのではなく、ハード的に (SYNC 端子で) 制御してもらうようになっています。すでに

述べたように、X 68000 では SCC の SYNC 端子を使用していませんので、このモードでの伝送は行えません。

# 0.05 SDLC=-F

Monosync や Bisync によって伝送できるデータがあくまでもバイト単位であるのに対し て、SDLC はビット単位での伝送を考慮したモードであり、任意のビット数の情報の伝送が行 えるようになっています。

図6に SDLC メッセージフォーマットを示します。Bisync などでは、DLE や SYN などを 特殊なデータとして扱っていましたが、ビット単位の伝送が基本である SDLC では、そのよう な方法はとれないため、「1が6つ連続するデータである'01111110′の8 ビットデータをフレー ムの先頭と終了を示すフラクデータとして用い、それ以外のところでは、「1が5つ連続すると、 '0' を挿入するようにしています。

受信制では、1か5つ続いた後に0がきた場合にはその0を削除し、1か6つ連続してきた 場合にはフラグとみなすことで、データを誤ってフラグだと思い込んだりする恐れがなくなり ます。

アドレスフィールドは、送信側が指定した受信相手の番号を示すものです。SDLCは、1対 1のデータ伝送だけでなく、多くのステーションが同一の伝送ラインを使用するネットワーク 環境を想定しています。このような環境では、伝送するネットワーク上の、どのステーション にデークを送りたいのかを明示する必要があります。SDLCでは、各ステーションに8ビット の番号(アドレス)を振り、送信したフレームがどこあてのものであるのかを明示しているわ けです。アドレスの値のうち8FFはグローバルアドレスと呼ばれ、不特定の相手にコマンドを 送るためた使用します。

制御フィールドは転送フレームの番号やフレームの種別を識別するためのデータで、データ 長は8ビット固定になっています。

インフォーメーションフィールドには、実際に送受信するデータが入っています。この内容 はなんら規定はなく、総ビット数も任意でかまいません。

インフォーメーションフレームの後に付加される FCS (Frame Check Seaquence) は 16 ビットの CRC データで、フレームの内容が正しく受信されたかどうかをチェックするための

#### ●図······ 6 SDLC メッセージフォーマット

フラグ	アドレス	制御	情 報 Information	FCS	フラグ
'01111110'	(8 bit)	(8 bit)	Information	(16,bit)	'01111110'

ものです。CRC の計算方法は何種類もあるのですが、SDLC では CRC-CCITT 方式と呼ばれる方法をとっています。SCC では、WR5のピット2を%にすることで、CRC-CCITT 方式で CRC の仕%/チェックが顕釈されます。


# 0.06 SDLCループモード

SDLCループモードは、通常のSDLCを少し拡張して、1つの親局(コントローラ:1次局) の下に多数の行局(セカンダリ:2次局)が対統され、1次局がルーブ上のすべてのデータ伝 送を制御するような用途に適するようにしたものです。SDLCループモードのシステムの構成 個を図7に示します。

SDLCループモードでは、メッセージは一度に全局に伝えられるのではなく、ループ上の各 局を巡回していきます。 2次局は送られてきたメッセージを受信しつつ、次の局にメッセージ を施していきます。

2次局によるメッセーシの送信はいつでも行えるわけではなく、1次局からのメッセージ送 出許可があったときに限られます。14次局は、2次局がメッセージを送出してもかまわないと きには、EOP (End Of Poll) と呼ばれる特殊なデータ ('11111110') を送出します (SDLC と同様、SDLCルーブモードでも、通常のデータでは'1'か5つ続くと'0'を自動的に挿入します から、EOP データがデータ中に偶然検出される恐れはありません)。2次局は EOP を受け取っ たとき、もし送出したいメッセージがあったなら、EOP の最後の'0'を'1に変更して送出した後 に自分の送出したいメッセージを送出し、最後に EOP を付加します。何も送出したいメッセー

#### ●図……1 SDLC ループ



ジがない場合は通常どおり、ただ受け取ったメッセージを降りに送り直すだけです。SDLCループモードでは、データに NRZIや FM 変調をかけることもできます。

# 0.2 ボーレートジェネレータ

SCCは、内部にボーレートジェネレータと呼ばれる。伝送のための基準クロック作扱回路が あり、任意の伝送速度を選択することができるようになっています。ボーレートジェネレータ には 16 ピットのレジスクがあります。このレジスタへの設定値Nと、ボーレートジェネレータ から出力される周波数 f の関係は、SCCの PCLK 端子に与えられている周波数 (X 68000 で は 5 MHz) を PC とすると、f=PC/(2×(N+2))となります。

この出力局被数が実際の伝送レートと一致するのは、同期通信でデータの変調機能を使わないときだけで、そのほかの場合にはタイミングをとったり、変調のかかったデータからデータ とクロックへの分離を行ったりするために、伝送速度(単位: bps)の 16 倍や 32 倍程度の高い 間波数が必要となりますので、ボーレートジェネレータからの出力周波数もそれを考慮して決 める必要があります。

たとえば、一般的な非同期モードでは、データがどのタイミングで入ってくるかわからない ため、SCC は実際の伝送速度よりも速いクロックでデータラインをサンプリングし、データビ ットのはま中央でデータを読み込むようにしています。SCC では非同期モードでのサンプリン グクロック形態数と伝送速度の比を16、32、64から選択できるようになっています。

図8に×16モードで非同期通信を行うときの伝送速度とボーレートシェネレータの設定値 の関係をまとめておきましたので参考にしてください。X 68000では、クロックが 5 MHz と 半端な値であるために公称伝送速度と実際の伝送速度には若干のずれが出ていますが、非同期 通信では1キャラクタごとに同期をとり直しているようなものなので、2パーセント以下のず れであれば、まず問題になることはありません。

# 0.3 データの符号化

SCC は、4種類の符号化手法を選択することができるようになっています。それぞれの符号 化によるデータラインの動きの違いを図9に示します。

NRZ は、データの'1'、'0'がそのまま出力の'1'、'0'に対応するもので、もっとも一般的に使用されているものです。


NRZIは、データが'0'のときに出力が反転し、'1'のときは反転しないというもの、FM1は

## ●図……8 ボーレートジェネレータへの設定値(参考)

公称伝送速度 (bps)	ボーレートジェネレータ への設定値	実際の伝送速度 (bps)	公称値との比
38400	2 (\$0002)	39062.5	1.017
19200	6 (\$0006)	19531.3	1.017
9600	14 (\$ 000E)	9765.6	1.017
4800	31 (\$001F)	4734.8	0.986
2400	63 (\$003F)	2403.8	1.002
1200	128 (\$0080)	1201.9	1.002
600	258 (\$0102)	601.0	1.002
300	519 (\$0207)	299.9	1.000
150	1040 (\$0410)	150.0	1.000
75	2081 (\$0821)	75.0	1.000

\*クロックモード×16のときの値

## ●図······ 9 SCC がサポートする符号化モード



\*MANCHESTERは、DPLLをFM、レシーバをNRZモードにすると復号できる

データが0のときにはビットの境界で、1つときにはビットの境界と中央で出力を反転させる 手法。FM 0 は FM 1 とは逆に0のときにビットの中央で反転させるようにしたものです。 NR Z 以外の符号化データを受信するときは、入力信号からデータを取り出す(復号)ために次 に述べる DPLL 同時を使用されます。

また、特殊なモードとして、SCCのレシーバを NRZIモード(WR 10のビット5、6を利用)、DPLLを FMモード(WR 14のビット5、6、7を利用)にすることでマンチェスター符号を受信することができます (漢信は不可)。

NRZ以外の符号化データを受信する場合には、DPLLによって入力信号からデータに同期 したクロックを作故し、データとクロックの分離を行うことができますので、伝送速度がある 程度わかっていれば、外部にクロック分離回路など、復号化のための特別な回路を付加する必 要はありません。

# 0.4 DPLL

SCC は内部に DPLL (Digital Phase Locked Loop) 回路を内蔵しており、特別な外部回路を付加せずに、NRZI や FM 変調のかかったデータからクロックとデータを分離することができるようになっています。DPLL の基本クロックは、NRZI 変調データを扱うときには伝送速度 (単位: bps) の 32 倍。FM 変調データの場合には 16 倍の間接数が必要となります。


DPLLは、入力波形の変化をとらえて、自分のサンプリングクロックが正しいタイミングに なっているかどうかを密除チェックしており、ずむが生じたときにはサンプリングクロックを 調整してデータの伝送速度に同期するようにしています。これによって、送信側と受信側での 伝送速度のずれなどがあっても正しくデータが取り出せるようになっています。

# 0.5 ローカルループバックとオートエコー機能


ローカルルーブバックは送信したものがそのまま自分でも受信される動作、オートエコーは 受信されたデータを自動的に送信する動作のことです。それぞれの動作の概要を図 10 に示し ます。これらのモードは非同期、SYNC、SDLC のいずれのモードでも使用することができま す。

ローカルループバックでは、レシーパはトランスミッタと直結され、たとえオートモードに プログラムしていても、DCD端子はレシーパの動作制御信号としては動作しません。

## ●図……10 ローカルルーブバックとオートエコー



ローカルループバック



オートエコーでは、RxDから受信されたものがそのまま TxD に出力されます。トランスミッタの出力は切り離されてしまいますので、オートモードであっても、CTS 端子はトランスミッタの動作制御信号としては動作しなくなります。

# 0.6 割り込み

SCC の割り込み発生要因は、各チャンネルごとに4種類ずつ持っており、それぞれの要因ごとに異なる割り込みベクタを生成できます。Human 68 K は、割り込み要因によって、ベクタのビット1から3までが変化するモードで使用しており、発生するベクタ番号は850から85 E

までとなっています。各チャンネルの割り込みの種類は次の4種類です。

## スペシャル Rx コンディション

受信データにパリティエラーがあったり、オーバーランが発生してしまったような場合に発生します。

#### 受信キャラクタ有効

データが受信され、受信バッファに有効なデータが入ったときに発生します。割り込みで受信を行う場合には、この割り込みで受信バッファからデータを引き取るようにします。

#### 送信バッファ空

送信バッファに入っていたデータに空きができたことを示します。割り込みを受けたら、次のデータを送信バッファに書き込むようにします。

## E/S (外部/ステータス) 変化

RS-232 Cの制御線の変化や SCC内部で発生したステータス (送信アンダーランなど) など、他の3種の割り込みにいずれにも該当しない割り込み要因は、すべてこの割り込みだなります。この割り込みが発生したときは RR 0 で具体的な要因を知ることができます。

# 0·7 SCCのレジスタ

X 58000 における SCC のボートアドレスを図 11 に、レジスタの一覧を図 12 に示します。 SCC は、独立した 2 つのチャンネルを持っているため、ボートアドレスもそれぞれ専用に持っています。 このうち、 コマンドボート (\$E98001, \$E98005) は SCC 内部のレジスタのアクセスに、データボート(\$E98003, \$E98007) は実際に伝送を行うデータの入出力を行うためのボートです。

SCC 内部には、図 12 に示すように書き込み用のレジスタが 16 本、読み出し用のレジスタが

## ●図……11 SCC ポートアドレス

アドレス	bit 7	6	5	. 4	3	. 2	. 1	bit 0	備考
\$E98001									チャンネルBコマンドボート
\$E98003									チャンネルBデータポート
\$E98005									チャンネルAコマンドボート
\$E98007	Γ,		-					-	チャンネル A データポート

# ●図·····12 SCC のレジスター覧

レジスタ	レジスタの機能
WR 0	CRCの初期化, SCCの初期化コマンド, アクセスするレジスタの選択
WR 1	送受信の割り込みの設定
WR 2	割り込みベクタの設定
WR 3	受信動作パラメータの設定
WR 4	送受信動作に関係するパラメータの設定
WR 5	送信動作パラメータの設定
WR 6	同期キャラクタ/SDLCのアドレス設定
WR 7	// /SDLCのフラグ設定
WR 8	送信バッファ (\$E98007(チャンネルA), \$E98003(チャンネルB)と同一)
WR 9	CPUへの割り込み発生制御。SCCのリセット
WR 10	トランスミッタ/レシーバの各種制御
WR 11	クロックモード制御
WR 12	         ポーレートジェネレータ (R13:上位、R12:下位)
WR 13	
WR 14	DPLL動作モード等の設定
WR 15	外部/ステータス割り込み発生許可/禁止制御
RR 0	送受信バッファや制御端子ステータス
RR 1	スペシャルRxコンディションステータス、端数コード等の読み出し
RR 2	割り込みベクタ (チャンネルA: WR2への設定値、チャンネルB: 最後に発生した割り込みベクタ番号
RR 3	ベンディングされている割り込み要因の読み出し (チャンネルA側のみ存在する)
RR 8	受信バッファ (\$E98007 (チャンネルA), \$E98003 (チャンネルB) と同一)
RR 10	FMモードでのMissing Clock, SDLCでの動作ステータス等
RR 12	   ポーレートジェネレータへの設定値 (WR12/WR13への設定値)
RR 13	MIL INTERIOR OF THE PROPERTY O
RR 15	WR15に設定した値が読み出される

9本ありますが、これらのレジスタをアクセスするのにコマンドポート 1 つだけですませられるように SCC では少々変わった方法を使用しています。

SCC は、通常レジスタ番号0のレジスタ (WR0やRR0) がアクセスできるようになって いて、これ以外のレジスタをアクセスするときにはWR0にレジスタ番号を書き込み、続いて、 そのレジスタにセットたい値を書き込みます。書き込みが終わると、ふたたびWR0やRR0 がアクセスをれるようになります。

このような方法をとっていると、プログラムミスなどで書き込み回数などがずれると、WR0 にレジスク番号を書き込んでいるつもりが、他のレジスタへ書き込んでしまったりすることに なります。このような心配があるときには、SCCのコマンドボートにダミーのリードを行えば よいのです。もし、レジスタ番号を設定した後なら、このリードによってレジスタ番号のがア クセスされるようになりますし、すでにレジスタ番号のになっているなら、RR0の内容が読み 出されるだけで SCCの動門にはなんの影響もありません。

レジスタ番号8のレジスタ (WR 8と RR 8) へのアクセスは、データボートへのアクセスと同じです。直接アクセスが可能であるのに、かざわざレジスタ番号8を指定してから、読み書きするなどという手間のかかることをする必要があるとは思えませんが、SCC にはこのようなアクセス方法もサボートされています (WR 8と RR 8がデータレジスタであることからすると、書き込み用レジスタは15本、読み出し用は8本というほうが正確かもしれません)。

次に、それぞれのレジスタの内容について、もう少し詳しく見ていくことにしましょう。

# 0.01 WR0

WR0のビット配置を図13に示します。それぞれのビットの内容の詳細は、次のようになっています。

## ווי∠אד. 6(CRC Reset Command)

CRC チェッカ/ジェネレータの制御を行うのに使用します。CRC ジェネレータは、SCC の チャンネルリセットコマンドを発行しても初期化されませんので、必ずこのコマンドで初期化 する必要があります。

送信アンダーラン/EOM 送信終了) ラッチコマンドは、CRC 送出制卵のために使用されま す。RR 0のビット6が0のときに送信アンダーラン/EOMが発生した (つまり、すべてのデ - 夕を送り終わったと見なされる) 場合、SCC は CRC データを送信し、RR のビット6を'1' にセットします。これをクリアするのが送信アンダーラン/EOM ラッチコマンドです。

#### ●図----13 WR 0



## 2 ビット5、4、3 (Command Code)

WR0のビット5, 4, 3の3ビットは SCCへのコマンドコードです。それぞれのコマンド の意味は、次のようになっています。

## 111 (最上位 IUS リセット)

サービス中の割り込みのうち最上位のものをクリアし、下位の割り込み要求を可能にします。 割り込み処理の最後では必ずこのコマンドを発行するようにしないと、次の割り込みが入って これなくなります。

## 110 (エラーリセット)

スペシャル Rx コンディション割り込み(要因は RR1の上位 4 ビットで読み出されます) をクリアします。スペシャル Rx コンディション割り込みが発生した場合、SCC は、このコマンドが発行された時点で割り込み要因となったデータをバッファから削除します。つまり、スペシャル Rx コンディション割り込みが発生した時点のデータが必要な場合は、バッファを読み出した後でこのコマンドを発行することになります。

## 181 (送信割り込みペンディングビットリセット)

送信制の込み(送信パッファ空の割り込み)が発生したとき、それ以上送信するものがない 場合にはこのコマンドを発行して、それ以上送信制の込みが発生しないようにします。このコ マンドを発行しないまま、最上位 IUSリセットコマンドを発行すると、発行したとたんにふた たび送信制の込みが発生してしまいます。

#### 100 (次の受信割り込みイネーブル)

WR1のビット3、4を'01' (最初のキャラクタで割り込み発生) に設定したとき、最初の 受信契拠の中でこのコマンドを発行すると、次のデータが受信されたときにも割り込みが発生 するようになります。すでに受信バッファにデータが入っているときも、このコマンドを発行 すると、受信割り込みが発生します。

#### 011 (アボート送出)

SDLCモードで、アポート(8~13個の連続した1)を送出するために使用します。このコマンドを発行すると、送信バッファは自動的に空となり、RR0のビット6(送信アンダーラン/FOM)が1になります。

#### 010 (外部ステータス変化割り込みリセット)

E/S (外部/ステータス変化) 割り込みが発生した場合、割り込み処理の中でこのコマンドを 発行しておきます。E/S 割り込みの要因は、RR 0の該当ビットが12 になっていることで判断 できます。このコマンドを発行することで、このステータスが19 にクリアされます。

### 001 (上位レジスタ選択)

WR 0 の下位 3 ピットは SCC の内部レジスタの選択に使用されますが、レジスタ番号が8 以上のものを選択するときにはピット5,4,3を'001'にします。ピット7,6 (社通常'00'(ヌル コード)としますので、WR 0 にたんにレジスタ番号を書き込めば、レジスタ番号が8以上の ときは Command Code ピットは自然に'201'(つまり、このコマンド)になります。

#### 000 (ヌルコード)

SCC の動作には影響ありません。レジスタ番号が $0\sim7$ を選択するときには、これらのビットは自然に1000となります。

# 3 ピット2, 1, 0 (Register Select)

次のリード/ライト動作で、SCC 内部のレジスタの中からどれにアクセスするかを指定します。この値が"000"~"111"でレジスタ番号0~7を示します。レジスタ番号が 8 比降のレジスタ の場合には、Command Code を"001"にすれば、このピットによって8~15 が選択されます。

# 0.02 WR1

WR1のピット配置は図14のようになっています。WR1は、送受信制り込みの禁止/許可などの制御、デーク転送モードの設定などを行います。





# ■ ビット7, 6, 5(W/REQ.信号制御)

これらのピットは、SCCの持っている W/REQ信号の動作を制御するものです。W/REQ 信号は SCCがデータ転送の準備ができたことを示す信号で、アクセスされたときにデータ転 送準備ができるまで DMA や CPU を持たせるウェイト信号や、DMACへの転送要求信号と J て即いられるものです。X 68000 では、この信号線は接続されていません。

ビット 7 は、W/REQ 信号の機能を使用するか否かを選択するビットで、このビットを'I'に すると W/REQ 信号か有効になります。X 68000 では W/REQ 信号は使用されていませんの で、このビットは'0'に設定します。

ビット6は、W/REQ 端子をウェイト信号として機能させるか、DMA 転送要求信号として 動作させるかを選択するもので、'I'にすると DMA 動作、'0'で Wait 信号として動作するよう になります。

ビット5は、W/REQ信号を受信動作のときに使用するか、送信動作のときに使用するかを 選択するものです。'1'にすると受信動作、'0'にすると送信動作に対応して動作するようになり ます。

## 2 ビット4,3(受信割り込みモード)

受信割り込みをどのような条件で発生させるかを指定するものです。

#### 11 (スペシャル Rx コンディション時のみ割り込み)

スペシャルRxコンディションが発生したときに受信割り込み発生とするモードです。この モードのとき、割り込みが発生した時点で割り込み要因となったデータは、WRのにエラーリ セットコマンドを発行するまで受信パッファに残ったままとなっています。このモードは DMA 転送を利用するときには便利なモードなのですが、X 68000では、SCC は DMAC には 接続されていないため、あまり利用されることはないでしょう。

#### 10 (すべての受信キャラクタで割り込み)

X 68000では、通常このモードを使うことになるでしょう。データが1つ受け取られること に CPUに対して受信制の込みを発生します。スペシャル Rx コンディション条件が成立すれ ば、スペシャル Rx コンディション制り込みが発生します。スペシャル Rx コンディションと なった要問は、RX 1の上位4ビットに示されています。

#### 01 (最初の受信キャラクタで割り込み)

このモードでは、受信動作を開始して以降、最初に受信されたキャラクタで割り込みを発生 します。スペシャル Rx コンディション条件が成立すれば、スペシャル Rx コンディション割 り込みが発生します。

## 00 (受信割り込み禁止)

このモードでは受信割り込みの発生が禁止されます。CPUへの割り込み出力が禁止される だけで、RR00ステータスピットは割り込み発生時と同様に動作し、チャンネルBの <math>RR2の 割り込みベクタも生成されますので、CPUは RR0や RR2をチェックしながら受信動作を 行うことができます。

# 3 ビット2(バリティエラーをスペシャルRxコンディション割り込みとする)

パリティエラーをスペシャル Rx コンディション割り込みとするか否かを選択できます。'1' のとき、パリティエラーはスペシャル Rx コンディション割り込み要因になります。

## 4 ビット1(送信割り込み制御)

送信割り込みを発生させるか否かを制御します。このビットを'1'にすると送信割り込みが許可、'0'で禁止となります。

## 5 ビット0(E/S割り込み制御)

E/S (外部/ステータス変化) 割り込みは、RR 0のビット2とビット 0以外のいずれかの条件が成立したときに発生します。このビットは、この E/S 割り込みの許可/禁止を制御するもので、17つとき E/S 割り込み砕牛が許可、17で禁止となります。

# 0.03 WR2

WR2のヒット配置を図15に示します。このレジスタは、SCCが発生する割り込みベクタ を設定するものです。SCCは、WR9のヒットりが1つとき、割り込み要因に応じて各ケャン ネルごとに4つ、計8種の割り込みベクタを生成します。このとき、割り込み要因によって、 ヒット4~6を変化させるか、ビット3~1を変化させるかをWR9のビット4で進択します。

Human 68 K では WR 2 に \$50 を、WR 9 のヒット 4 と 0 をそれぞれが、"1として、割り込み要因によってベクタのヒット 3 ~ 1 が変化するモードで使用しています。これにより SCC は、割り込み要因によって、\$50、\$52、\$54、\$56、\$58、\$5A、\$5 C、\$5E の 8 種類のうち、いずれかを発化することになります。





# 0.04 WR3

WR3のビット配置を図16に示します。このレジスタは、受信キャラクタのビット長など受信動作の制御を行うものです。それぞれのビットの意味は次のようになっています。

# 11 ビット7,6(受信キャラクタのビット長)

非同期モードでの受信時の1キャラクタあたりのピット長を指定します。SYNCモード (Monosync, Bisync)やSDLCモードでは、つねに8ピット単位で受信されます。受信キャラクタ長を8ピット以下にした場合には、余った上位ピットはすべてりになります。

●図-----16 WR3 bit 7 5 3 bit 0 Address SYNC Char. Rx Enable Rx CRC Auto Enter Rx bit/char. Fnable Hunt Mode Enable 1: 受信動作許可 0: // 禁止 SDLCモード以外の同期モード時 1: WR6と一致するキャラクタは受信しない 0: 通常動作 SDI Cモード時 1: アドレスの上位 4 bit だけを比較する 0: 通常動作 SDLCモード時 1: WR6に書き込んだアドレスと一致しない アドレスを持つメッセージを無視する n: 通常動作 1: 受信キャラクタの CRC 計算を行う わない 1: 同期確立モードとなる (同期キャラクタ/フラグと一致するキャラクタ が入力されるまで待つ) 0: 同期が確立した 1: オートモード(DCD='L'で受信可 CTS='L'で送信可となる)にする 受信キャラクタのビット長を指定する 11:8ピット/キャラクタ 10:6 01:7 // 00:5 //

327

# 2 ビット5(オートイネーブル)

このピットをTにすると、トランスミックやレシー・ベの動的が CTS や DCD 信号で制御さ れるようになります。オートモードでは、CTS 端子がLow'レベルになると送信動的が許可に なり、DCD 端子が"Low'レベルになると受信動的が行われるようになります。つまり、CTS が 送信許可信号、DCD が受信許可信号として機能するわけです。

すでに述べたように、オートモードにプログラムしても、ローカルルーブバックモードでの DCD 端子、オートエコーモードでの CTS 端子は制御端子としては動作しなくなります。

# 3 ビット4(エンターハントモード)

このビットを'1'にすると、SCC は受債データと同期をとり直すモードになり、WR 6やWR 7 に書き込まれた同期キャラクタやフラグと一致するキャラククが受信されるのを待ちます。一致すると、RR 0のビット4が'1'になるとともに E/S 割り込みを発生します。非同期モード以外にプログラムしたときやアボートを受信したとき、レシーバがディセーブルされたときには SCC は自動的にヘントモードになります。

# 4 ビット3(受信CRCチェックイネーブル)

このビットは、受信キャラクタを CRC 計算用のデータとして扱うか否かを制御するもので す。Tにすると、受信されたキャラクタが CRC の計算に含まれるようになります。非同期モー ドでは、このビットの設定は無視されます。

# 5 ビット2(アドレスサーチモード)

SDLCモードのときだけ有効なモードです。 Tにすると、SCC は SDLC のメッセージ中の アドレスフィールド航と WR 6 に設定した顔を比較し、一致しないメッセージを無視します。 このとき、WR 3のビット1 (SYNC キャラクタ・ロード禁止)を でTにすると、SCC はアドレスフィールドの上位 4 ビットだけを比較するようになります。

# 6 ビット1(SYNCキャラクタ・ロード禁止)

SDLCモード以外の同期モードでは、SCCは、このビットを'1'にすると WR 6 に設定され ている値と受信データを比較し、一致したときにはそのデータを破棄します。破棄されたデー

#### タは CRC 計算には含まれません。

Monosync モードで同期キャラクタ長を6ビットとしても、SCC はあくまでも8ビット単位での比較しか行いませんので、注意が必要です。また、Bisync モードで12ビットの同期キャラクタを指定すると、このビットの設定は無視されます。

SDLCモードでアドレスサーチモードを選択しているときに、このビットを11にしている と、アドレスフィールドとWR6の設定値の比較は上位4ビットだけで行われるようになり、 上位4ビットが一致している局へのメッセージがすべて受信されます。

## 7 ビット0(受信動作イネーブル)

'1'にすると受信動作が許可,'0'で禁止になります。チャンネルリセットやハードウェアリセットが起こった場合、SCC はこのビットを自動的に'0'にします。

## 0.05 WR4

ビット配置は図17のようになっています。このレジスタは、トランスミッタやレシーパの各種パラメータの設定を行うものです。

#### ■ ビット7.6(クロック/データ転送速度比)

クロックとデータ転送速度の比率を決めます。たとえば、×16モードを選ぶと、データ転送速 度は与えられたクロックの 1/16 になります。非同期モードでは、×1 以外のモードを使用する ようにします。

#### 2 ビット5、4(同期モード)

受信データと同期をとる方法を指定します。ビット3,2か'00',すなわち,同期モードが選択されていないときにはこれらのビットの設定は無効です。

#### 11 (外部同期モード)

SCC の SYNC 端子の入力で同期をとるモードです。X 68000 では SYNC 端子は使用されていないので、このモードは使用できません。

#### ●図-----17 WR 4



#### 10 (SDLC ₹- F)

SDLC モードでの動作になります。このとき、WR 7にフラグデータ('01111110')を、WR 6 をレシーパのアドレス、WR 5 によって CRC-CCITT を選択しなければなりません。

#### 01 (Bisync モード)

同期キャラクタは WR 6と WR 7を連結して設定します。同期キャラクタを 12 ビットと 16 ビットのいずれにするかは WR 10 のビット 0 で指定します。

#### 00 (Monosync モード)

同期キャラクタは WR 7 に設定します。SCC は同期キャラクタと同一のキャラクタを見つ けて同期をとります。同期キャラクタ長は、WR 10 のビット 0 によって、6 ビット長と 8 ビット長のいずれかにするかを選択できます。

## 3 ビット3,2(ストップビット長)

非同期モードのときのストップビット長を指定します。同期モードを使用するときには、これらのビットは'00'に設定します。

#### 4 ビット1、0(パリティ選択)

非同期モードでのパリティビットの選択を行います。ビット 0 でパリティの有無を、ビット 1 でパリティを偶数パリティとするか、 奇数パリティにするかを選択します。

キャラクタ長として8ビット未満を選択した場合、受信バッファにはパリティビットも取り込まれますので、注意が必要です。

## 0.06 WR5

WR5は送信パラメータの設定と送信制御を行います。ビット配置は図 18のようになって います。

●図-----18 WR5 bit 7 6 bit 0 SDLC/ CRC-16 Tx CRC DTR Tx Bit/char. Tx Enable DTS Fnable 1: 送信キャラクタの CRC計算を行う D: 送信キャラクタの CRC計算を行わない 1: RTS端子を'L'にする 'n٠ // 'H' // CRC生成多項式を選択する 1: CRC-16 多項式を使用する D: CRC-CCITT多項式を使用する \*SDICを使用するとまは 'D' にすること 1: 送信動作許可 0: // 禁止 1: ブレークを送出する (TxD を'0'のままにする) 0: 通常動作 送信キャラクタのビット長を指定する 11:8ピット/キャラクタ 10:6 01:7 11 00:5 " 1: DTR出力端子を 'L' にする // 'H' //

## 1 ビット7(DTR制御)

SCCの DTR 信号の状態を操作します。このビットを'1'にすると、SCCの DTR 出力端子か'Low'レベル(レディ状態)に、'0'にすると'High'レベルになります。

#### 2 ビット6.5(送信キャラクタビット長)

送信キャラクタのビット長を指定します。データは下位ビットから順に送出されていきます。

## 3 ビット4(ブレーク送出)

このビットを'I'にすると、TxD が'0'になります。この機能は、トランスミックのイネーブル/ ディセーブルに関係なく動作します。

Monosync でループモードが選択された場合、レシーバで同期が確立すると、このビットは '0'になり、トランスミッタは同期キャラクタやデータの送信を開始します。SCC がチャンネル リセットやハードウェアリセットされた場合は自動的に'0'になります。

#### 4 ビット3(送信イネーブル)

このビットを'0'にすると送信動作が行われなくなり、TxD 端子は'1'になります。CRC キャラクタの送信中にこのビットが'0'になると、CRC のかわりに同期キャラクタやフラグが送信されます。

このビットは、SCCのチャンネルリセットやハードウェアリセットで'0'になります。

## 5 ビット2(CRC生成多項式選択)

送受信で使用する CRC の演算力法を選択します。'I'のときには CRC-16 多項式。'0'のときには CRC-CCITT 多項式が使用されます。SDLC モードでは CRC-CCITT 多項式を選択します。

CRC ジェネレータとチェッカは、WR 10 のビット 7 によって、全ビットを'1'と'0'のいずれ かにプリセットすることができます。

## 6 ビット1(RTS制御)

SCCの RTS 信号の状態を操作します。このビットを'1'にすると、SCCの RTS 出力端子が'Low'レベル (レディ状態) に、'0'にすると'High'レベルになります。

#### 7 ビットの(送信CRCイネーブル)

送信キャラクタの CRC 計算をするか否かを指定します。'1'にすると送信キャラクタの CRC 演算が行われ、送信アンダーランが発生すると CRC データが送出されます。

# 0.07 WR6/WR7

ビット配置を図 19 に示します。Monosync、Bisync モードでは WR 6、WR 7 に同期キャラクタを設定します。Bisync モードでは、WR 6 に下位バイト、WR 7 に上位バイトを設定します。

SDLCモードでは、WR6には自局のアドレス、WR7にはフラグキャラクタ('01111110') を設定します。

# 0.08 WR9

WR9 は割り込み制御などを行います。ビット配置は 334 ページの図 20 のようになっています。WR9 は内部的には1つしかなく、いずれのチャンネルからアクセスされても同じものがリード/ライトされます。

#### 1 ビット7、6(リセットコマンド)

SCCの各チャンネルをリセットします。ビット 7 がチャンネルA、ビット 6 がチャンネルB に対応し、それぞれ13やセットされると、該当するチャンネルがリセットされます。'11を設定 したときは、WR 0 のビット 0, 1、WR 9 のビット 2, 3, 4 などが変化しないほかはハー ドウェアリセットと同様の働きをします。

#### ●図-----19 WR 6/WR 7



				WR6	の値			
モード	bit 7	6	5	4	3	2	1	bit 0
Monosync 8 bits	SYNC 7	SYNC 6	SYNC 5	SYNC 4	SYNC:	SYNC 2	SYNC	SYNC
Monosync 6 bits	SYNC	SYNC o	SYNC 5	SYNC 4	SYNC 3	SYNC 2	SYNC	SYNC
Bisync 16 bits	SYNC 7	SYNC 6	SYNC 5	SYNC 4	SYNC 3	SYNC 2	SYNC:	SYNC
Bisync 12 bits	SYNC 3	SYNC 2	SYNC	SYNC :	'1'	'1'	'1'	'1'
SDLC	ADR 7	ADR 6	ADR s	ADR 4	ADR 3	ADR <sub>2</sub>	ADR:	ADR o
SDI C (Address f)	ADP :	ADR 6	ADRs	ADR 4	/	$\Box$	17	17


	bit 7	6	5	4	3	2	1	bit 0
WR7				SYNC	Char.			

				WR7	の値			
モード	bit 7	6	5	4	3	2	1	bit 0
Monosync 8 bits	SYNC 7	SYNC 6	SYNC 5	SYNC 4	SYNC:	SYNC 2	SYNC	SYNC :
Monosync 6 bits	SYNC s	SYNC 4	SYNC 3	SYNC z	SYNC	SYNC	$\angle$	
Bisync 16 bits	SYNC 15	SYNC14	SYNC13	SYNC12	SYNC	SYNC:0	SYNC 9	SYNC 8
Bisync 12 bits	SYNC11	SYNC10	SYNC 9	SYNC a	SYNC 7	SYNC 6	SYNC 5	SYNC 4
SDLC	.0.	'1'	'1'	'1'	'1'	'1'	'1'	'0'

## 2 ビット4(ベクタ変更モード選択)

SCC は、割り込み要因によって発生するベクタ番号を変化させる機能があります。このとき、 割り込み要因によって、ベクタのビット4~6を変化させるか、ビット3~1を変化させるか を選択するのがこのビットです。 割り込み要因とベクタ番号の関係は RR 2のところを参照し てください。

#### ●図-----20 WR9



## 3 ビット3(割り込み発生許可/禁止)

'0'にすると、SCC から CPUへの割り込みの発生が禁止され、割り込み要求が発生しなくなります。このビットはハードウェアリセットで'0'になります。

#### 4 ビット2(下位チェーン禁止)

SCC など、Z 8000のファミリー LSI をデイジーチェーン接続し、1つの割り込み要求信号 を複数の LSI で共有するような他い方をしたときに有効なものです。X 68000 では SCC を単 級で使用していますので、このビットの操作は意味を持ちません。リセット後、このビットは '0'になります。

## 5 ビット1 (ベクタなし)

このビットを'17にすると、SCC は割り込みベクタの出力を行わなくなります。SCC を割り 込みコントローラと接続し、割り込みベクタを割り込みコントローラに出力させるような場合 には、SCC をこのモードにして、割り込みコントローラが出力するベクタと SCC が出力する ベクタが衝突しないようにします。

## 6 ビット() (ベクタインクルードステータス)

割り込み要因によってベクタを変化させるか否かを選択します。'1'にすると割り込み要因によってベクタ番号が変化するようになり、'0'にすると割り込み要因によらず、つねに WR 2 に 書き込んだベクタ番号が出力されるようになります。

# 0.09 WR 10

WR 10 は送受信動作の制御用レジスタです。WR 10 のビット配置を 336 ページの図 21 に示します。

#### Lット7(CRCプリセット)

CRC チェッカ/ジェネレータの初期値を、すべて'1'にするか'0'にするかを指定します。

#### 2 ビット6,5(データの符号化)


SCC が入出力するデータの符号化の方法を選択します。もっとも一般的に使用されているデータの『、 % が、そのまま出力の『High、"Low"に対応するのが NRZ と呼ばれる符号化です。 その他の NRZI や FM モードでは、 クロックとデータを分離するために SCC 内部の DPLL を使用することもできます。 DPLL を使用するときには、 WR 14 のビット 7. 6. 5 でも、どの任乎化を行うかを指定するようにします。

## ピット4(ボーリングでアクティブ)

おもに SDLCループモードで動作するときに使用されるビットです。このビットが1°になっているときに EOP が受信されると、オンループとなり、トランスミックがイネープルになります。フラグが送信された時点でこのビットが1°になっていると、SCC は次のフラグやデータの送信を行い、1°であればフラグ送信を完了後、通常の1 ビット遅延モード(RxDから入力されたデータを1ビットの分遅延後、TxDから再送信する)になります。

SDLC以外の同期ループ伝送モードなら、トランスミッタが受信同期キャラクタに応答して

#### ●図-----21 WR 10



アクティブになる前に、このビットを'1'にしなくてはなりません。

#### 4 ビット3(マーク/フラグ・アイドル)

SDLCモードのときだけ有効なモードで、アイドル時のTxDの状態の制御を行うもので す。このビットを'0'にすると、SCC はアイドル時にフラグを送信します。'1'にするとアイドル 時はフレーム終了フラグを送出した後、TxD は'1'のままになります。

#### 5 ビット2(アンダーランでアボート/フラグ)

このビットも SDLC モードのときだけ有効です。SCC が送信アンダーランのときの動作を

選択するものです。

"0'にすると、送信アンダーランが発生したときに CRC データを送信し、'1'にするとアポートとフラグを送信します。同時に、RR 0のビット 6 (送信アンダーラン/EOM) が'1'となり、 E/S (外部/ステータス) 割り込みが発生します。 さらに CRC 送出が終わると、TxD は'1'に 固定されるとともに送信パッファ空の割り込みが発生します。

通常、SDLCモードの場合には、データの先頭ベイトを書き込んだ後に'1'にし、最終バイトを書き込んだ後に'0'にするようにします。

SDLCループモードでは、このビットは無効になります。

## 6 ビット1 (ループモード)

SCC をループモードにします。トランスミッタとレシーバをイネーブルにするのは、このビットを設定した後に行います。

SDLCモードでは、WR 10のピット4が11にセットされた後、EOP が受信されると、SCC はオンループになりますが、その後、このピットが10に戻されると、次の EOP で SCC はループを離れます。

SDLC以外の同期モードでは、レシーパとトランスミッタを同期させるために使用します。 レシーパは同期キャラクタを受け取ると、そのキャラクタ境界でトランスミッタをイネーブル にします (TxDをプレーク状態にしていても解除されます)。

このビットは非同期モードでは無視されます。


## 7 ビット(同期キャラクタ長)

Monosync や Bisync モードのときに、同期キャラクタ長を通常の8 ピット (Monosync) や 16 ピット (Bisync) ではなく、6 ピットや 12 ピットとするために使用されます。 このピットへの設定は、SDLCモードや非同期モードでは無利されます。

## 0.010 WR11

WR 11は、 送受信タイミング用クロックや SYNC 端子の機能の選択などを行います。ビット配置は 338 ページの図 22 のようになっています。

#### ● 図-----22 WR11



# 1 ビット7(RTxC水晶あり/なし)

SCCは、RTxC端子とSYNC端子の間に水晶振動子を接続すると、発振回路を構成し、自 分で発掘動作を行うことができるようになっています。このビットが『になっていると、SCC は SYNC端子との間に接続されている水晶振動子を使って発振動作を行うようになり、『0"に すると、RTxCは外部からのクロック入力端子となります。

X 68000 では、チャンネルA、チャンネルBとも'0'で使用するようにします。

#### 2 ビット6,5(受信クロック源選択)

受信動作のクロック派の選択を行います。通常の非同期モードでは10°, すなわち、ボーレートジェネレータの出力を使用します。ハードウェアリセット後は、受信クロックは RTxCから 供給されるモードになっています。

## 3 ビット4,3(送信クロック選択)

送信制作のクロック薬の選択を行います。通常の非同期モードでは10°, すなわち、ボーレートジェネレータの出力を使用します。ハードウェアリセット後、送信クロックは TRxC から供給されるモードになっています。

#### 4 ビット2(TR×C出力/入力)

SCCのTRxC端子をクロック入力端子として使うか、クロック出力端子として使うのかを 選択します。レシーパやトランスミックのクロック悪としてTRxC端子を選択している場合 には、TRxC端子はこのビットの設定に関係なく、強制的に入力端子となります。

X 68000では、チャンネルAの TRxC 端子は人貼力のいずれでも使用できるようになって います。入力端子として使うときにはチャンネルBの DTR 端子を T('Low'レベル)にすると、 RS-232 C コネクタの ST 2 (送信タイミング入力) 端子と TRxC 端子への入力となります。 TRxC 端子を出力として使うときにはチャンネルBの DTR 端子を'り' ('High'レベル) にして おかないと、ST 2 からの入力と SCC の出力が研究してしまいますので注意してください。

## 5 ビット1,0(TRxC出力源)

TRxC端子が出力端子として動作しているとき、この端子から出力されるクロック源を選択 します。DPLL出力を選択した場合、TRxC端子から出力されるのは受信用のDPLLが生成 しているクロックです。

## 0.01 | WR12/WR13

ボーレートジェネレータの出力周波数制御を行うレジスタです。ビット配置は 340 ページの 図 23のようになっており、WR 12 が下位 8 ビット、WR 13 が上位 8 ビットの 16 ビットレジ スタとして動作します。

これらのレジスタへの書き込みの際は、ボーレートジェネレータの動作をいったん停止させ てから行うようにします。

#### ●図----23 WR 12, WR 13



## 0.012 WR14

WR 14 はボーレートジェネレータや DPLL の制御などに使用されます。ビット配置は図 24 のようになっています。

#### 11 ビット7.6.5(DPLLコマンド)

DPLLの動作モードの選択などを行います。

#### 111 (NRZIモード選択)

DPLL を NRZI 符号のデコード用として動作させます。 リセット後、 DPLL はこのモード になります。

#### 110 (FM t-F)

DPLLを FM 符号やマンチェスター符号のデコード用として動作させ、入力された FM 符 号信号に同期したクロックを生成します。

#### 101 (DPLL クロック源=RTxC)

DPLLのクロック源として RTxC 端子の入力を使います。

#### DFLLのフロック派としてRTXC編刊の人力を使いより 100 (DPLL クロック源=BRG)

DPLLのクロック源としてボーレートジェネレータの出力を使用します。DPLLをNRZI モードで動作させる場合には、ボーレートジェネレータのクロックは伝送速度の 32 係 FM モードで動かす場合には 16 倍のクロックが入力されるようにボーレートジェネレータをプログラムする必要があります。

#### 011 (DPLL ディセーブル)

DPLL の動作を停止させます。クロック欠如ビット(RR 10 のビット 7. 6)はクリアされ、



001: Enter Search Mode (DPLLの同期動作開始) \* NR71モード時、DPLLの入力はデータ転送速度の32倍、FMモード時は16倍とすること

サーチモードになります。

#### 010 (クロック欠如リセット)

000: Null Command

クロック欠如ビットをクリアし、次のクロック欠如状態が検出されるようになります(クロ ック欠如ビットは FM モードでのみ使用されます)。

010: Reset Missing Clock (Missing Clock (RR10のbit7.6)をクリアする)

(DPLI 動作には影響を与えない)

#### 001 (エンターサーチモード)

このコマンドを受け取ると、DPLL はサーチモードになり、入力データに同期をとるように なります。FM モード時、決められた期間内に入力信号のエッジが検出できないと、「1クロッ ク欠如」となり、RR 10 のビット 7 が1'になります。さらに連続して 2 回試みても入力信号のエ ッジが綸出できなければ、「2クロック欠如」となり、RR10のビット6が1'になるとともに DPLL はサーチモードになります。

#### 000 (ヌルコマンド)

DPLL の動作にはなんら影響を与えません。

## 2 ビット4(ローカルループバック)

'T'にすると、SCC はローカルループバックモードになり、トランスミッタの出力はそのまま レシーバにも入力され、RxD端子は使用されなくなります。

リセット後、このビットは'0'になります。

#### 3 ビット3(オートエコー)

'T'にすると、SCC はオートエコーモードになり、RxDへの入力はそのまま TxD からも出力されるようになり、トランスミッタの出力は無視されます。

リセット後、このビットは'0'になります。

## 4 ビット2(DTR/REQ機能選択)

SCCのDTR/REQ端子を、ソフトウェアで操作可能であるDTR信号として使用するか、 データ版選択信号として使用するかを決めます。 "1のとき、この端子はDTR信号端子となり、WR5のピット7で状態を設定することができます。このピットを'0"にすると、この端子は転送要求信号となり、送信バッファが空になったときや、同期モードでCRCデータの送出が行われた時かで、この端子がLow"になります。

X 68000 では、DTR 信号として RS-232 C コネクタに出力していますので、通常、このビットは'0'で使用します。

#### 5 ビット1 (BRGクロック源)

ボーレートジェネレータのクロック信号派として RTxC 端子への入力を使用するか、SCC の基本クロック (PCLK 端子から入力される) を使用するかを選択します。 '1'のとき、PCLK 入力が選択されます。

通常、非同期モードでは、外部からクロックは与えられませんので、'1'で使用するのか普通でしょう。X 68000 では PCLK 端子に 5 MHz のクロック信号が入力されています。


## 6 ビット0(BRG動作イネーブル)

BRG の動作の許可/禁止を制御します。'1'のとき,ボーレートジェネレータの動作がイネーブルになります。

WR12, WR13 に設定を行う場合には、このビットを'0'にしてボーレートジェネレータの動作を停止させ、設定が終了してから、'1'に戻すようにします。

## 0.013 WR15

WR 15のピット配置を図 25に示します。WR 15は、E/S (外部/ステータス) 割り込み要 因となりえるものそれぞれについて、割り込みを発生するか否かを選択するものです。それぞ れていなっていると割り込み発生が許可、Wになっていると禁止となります。



# 0.014 RR0

RR 0 のビット配置を 344ページの図 26 に示します。RR 0 は、送受信バッファのステータ スと6つの E/S 割り込み要因ごとのステータスが示されています。

```
bit 7
                                              bit 0
Break /
      Tx Underrun
                   SYNC/
                                Tx buffer
                                       Zero
Count
                                             Rx characte
                           DCD
              CTS
Abort
       /EOM
                    Hunt
                                Empty
                                             Available
                                            受信パッファにキャラクタ
                                            (データ)が入っているか
                                            否かを示す
                                              1: キャラクタがある
                                              0: バッファは空
                                        1: ボーレートジェネレータの
                                          カウント値が0になった
                                        0: 通常動作
                                        (WR15のビット1が '1'のときのみ有効)
                                  1: 送信パッファが空になった
                                      // にキャラクタがある
                          DCD端子の状態を示す
                           1: DCD端子は'L'レベル(キャリア検出した)
                                   'H' // ( // LTいない)
                    非国期モード時
                    1: SYNC 端子は'L' レベル
                     n: //
                             'H' //
                    周期モード/SDLCモード時
                     1: 周期は確立していない (Huntモード)
                     0: 周期が確立した
            CTS端子の状態を示す
              1: CTS 端子は 11 レベル (米価許可比能)
                  // 'H' // (送信禁止状態)
        1: 送信アンダーラン (パッファ内のキャラクタをすべて送信したが、新しいキャラクタ
          の書き込みが行われなかった)。または美儒終了
        0: 通常動作
非問期モード時
 1: ブレーク状態を検出した
           から回復した/通常動作
SDICモード時
 1: アポートシーケンス (7 個以上 '1' が遠続する) を検出した
 0: アポートシーケンスが終了した/通常動作
```

## 1 ビット7(ブレーク/アボート/EOP)

非同期モードでは、RxD にブレーク状態を検出すると、'1'になります。RxDが復帰すると、 このビットが'0'になるとともにヌルデータ (800) が読み出されます。このデータは読み拾てる

#### 必要があります。

SDLCモードでは、このビットは、アボートシーケンス ('1'が7個以上連続する)を検出した時点で'1'になり、アボートシーケンスが終了した時点で'0'になります。

このビットが'0'から'1'に変化した時点で E/S 割り込みが発生します。

## 2 ビット6(送信アンダーラン/EOM)

リセットやトランスミッタディセーブル、アボート送出コマンドなどによって'1'になり、E/ S割り込みが発生します。

このビットは、WR0に「送信アンダーラン/EOM ラッチリセットコマンド」を書き込むこ とで"0"に復帰1.ます。

#### 3 ビット5(CTSラインステータス)

CTS (Clear To Send) 端子の状態を示します。WR 15のピット5で CTS の変化による 割り込みがイネーブルになっている場合には、いずれかの E/S 割り込みが発生したときの CTS の状態を保持し、CTS の状態に変化があれば、E/S 割り込みが発生します。CTS による 割り込みが発生になっていれば、このピットは CTS 端子の状態がそのまま読み出されます。

#### 4 ビット4(シンク/ハント)

非同期モードでは、SYNC 端子の状態が示されます。X 68000 では、SYNC 端子は'High' レベルに固定されており、なんら有効なステータスにはなっていません。

SDLCモードでは、エンターハントコマンドが書き込まれたり、レシーバが動作不可になった場合に"1となり、第1フレームの開始フラグが検出されると"0"になります。このとき、WR 15のビット4が"になっていれば、E/S削り込みが発生します。

#### 5 ビット3(DCDラインステータス)

DCD 端子の状態を示します。WR 15のビット 3で DCD の変化による割り込みがイネーブ ルになっていれば、いずれかの E/S 割り込み実因が発生した時点の DCD の状態を保持し、 DCD の状態に変化があれば、E/S 割り込みが発生します。DCD による割り込みが禁止されていれば、このビットは DCD 端子の状態がそのまま読み出されます。

## 6 ビット2(送信バッファ空)

送信バッファが空になると、'1'になります。このビットは、同期モードや SDLC モードでは CRC 送信中も'0'のままになっています。このビットはリセットによって'1'になります。

## 7 ビット1(ゼロカウント)

WR 15のピット1が1つとき、ボーレートジェネレータのカウント値がりになると、このビットが11でなるとともに E/S 割り込みを発生します。 非同期モードなどでクロック減として ボーレートジェネレータを使用している場合には、この割り込みを使用しないのが発通でしょう。

#### 8 ビット() 受信キャラクタ有効)

受信バッファに少なくとも1つのキャラクタが入っていると'1'になり、受信バッファが空になると'0'になります。リセットによって受信バッファは空になります。

# 0.015 RR1

RR1のピット配置を図27に示します。このレジスタの上位4ピットは、スペシャルRxコンディションのステータスピット、下位4ピットにはSDLCモード時の雑数ピットなどが格納されます。

## 1 ビット7(エンドオブフレーム)

SDLCモード時のみ使用されます。正常な終了フラグを受け取ったときや、CRCエラービット、鑑数コードが確定したときに'1'になり、エラーリセットコマンドや後続の第1フレームが 受信されたときに'0'に復帰します。

## 2 ビット6(CRC/フレーミングエラー)

非同期モードでフレーミングエラー(ストップビットがあるはずのところが"0"になっている) が発生した場合に、同期モードでは、このビットは CRC チェックの結果を示し、CRC エラー

#### ●図----27 RR 1



が発生すると、'1'になります。

このビットは、エラーリセットコマンドや正常なキャラクタの受信によって'0'に復帰します。

#### 3 ビット5(オーバーランエラー)

受信オーバーラン、すなわち、受信パッファがいっぱかになっているときに頼しいキャラク タが受信された場合、オーバーランを起こしたキャラクタが引き取られた時点で1"になります。 の割り込みが発生したときは、エラーリセットコマンドを発行しないと、以後受信キャラク タが入ってくるたびにスペシャル Rx コンディション割り込みが発生してしまいます。

## 4 ビット4(パリティエラー)

パリティがイネーブルになっている場合、パリティチェックでエラーが検出されると、'I'に なります。一度エラーが検出されると、エラーリセットコマンドでリセットするまで'I'のまま になります。

WR1のビット2によって、パリティエラーでスペシャルRxコンティション割り込みを発生させるようになっていると、パリティエラーを発生したキャラクタで割り込みを発生します。この割り込みが発生したときもエラーリセットコマンドを発行しないと、以後、受信キャラクタが入ってくるたびにスペシャルRxコンティション割り込みが発生してしまいます。

#### 5 ビット3, 2, 1(端数コード)

SDLCモードでは、データは任意のビット数のデータが伝送でき、SCCはこれを8ビットずつ受信バッファに取り込んでいきます。このため、最後のデータの有効ビットは1~8ビットのいずれかになります。この有効ビット数を示すのが端数ビットです。

## 6 ビットの(全キャラクタ送出)

非同期モードでは、このキャラクタがすべて送出されたときに"Iになります。送信パッファ エンプティと似ていますが、送信パッファが空になった時点というのは、前回書き込んだキャ ラクタの送出が始まり、パッファに空きができたことを示すものであり、このビットは送出ま ですべて終了したことを示すものですので、即途えないようにしてください。

# 0.016 RR2

チャンネルA側では WR2 に書き込んだベクタ番号そのものが、チャンネルB側には割り込み要因によって値が変化させられたベクタ番号がセットされます。割り込み要因によってビット4~6が変化するようにするモードと、ビット1~3が変化するようにするモードがあることはすでに述べたとおりですが、図28では、Human 68 K で使用されているビット1~3が変化するモードでのベクタと割り込み要因の対応を示しています。

#### ●図-----28 RR 2





# 0.017 RR3

レジスタのピット配置を 350 ベージの図 29 に示します。このレジスタはベンディング (保留) 中になっている割り込み要因を示します。このレジスタは、チャンネルAのみが持っており、チャンネルBを読み出すと、800が読み出されます。

# 0.018 RR10

ビット配置を 350 ページの図 30 に示します。このレジスタには他のレジスタに入れられなかったステータスが集められています。

#### ●図·····29 RR 3(チャンネルAのみ有効)



チャンネルA受信割り込み

\*いずれのビットも割り込みがペンディング (保留) 中だと '1' になる

#### ●図----30 RR 10



1: FMモード時, RxDで'1'があるはずの期間の中にクロックエッジが見つからなかった0: その他の状態

#### 1 ビット7.6(クロック欠如)

FM モードで、DPLL が入力波形にエッジがあるはずの期間にエッジを検出できないと、ビ

351

ット7が11になり、連続2回の試みでもエッジが見つからないと、ビット6が11になります。

#### 2 ビット4(ループ送信中)

SDLCループモードで、トランスミッタがループの制御下にあり、SCCが送信動作をしている期間が行りになります。


## 3 ビット1(オンルーブ)

SDLCループモードでは、SCCが実際にオンループにある期間, '1'になります。Monosync でループモードに設定した場合には、トランスミッタがアクティブである間, '1'になります。

## 0.019 RR12/RR13

ビット配置を図31に示します。これらのレジスタは、ボーレートジェネレータ (WR 12/WR 13) に設定した値がそのまま読み出されます。

#### ●図-----31 RR 12 RR 13



※ WR12、WR13 に書き込んだポーレートジェネレータへの設定値が読み出される

## 0.020 RR15

ビット配置を 352 ペーシの図 32 に示します。このレジスタは、WR 15 に書き込んだ値がそのまま読み出されます。

#### ●図-----32 RR 15



# キーボード/マウス

ユーザとの直接の接点となるのがキーボードとマウスです。 X 68000 では、キーボードにたんなる文字入力のほか、ディス プレイやマウス制鋼機能も持たせ、ユーザインタフェースを トータルにサポートしています。

# ● 1 キーボード/マウスの概要


キーボードとマウスインタフェースのブロック図を 354ページの図1に示します。 X 68000 では、キーボードとのデータ入出力を MFP の USART(シリアルポート)、マウスからのデー タ入力を SCC のBボートで行います。

キーボードとのデータ伝送は伝送速度 2400 bps、データ長8 ビット、ストップビット1ビット, パリティなしで、マウスとのデータ伝送は伝送速度 4800 bps、データ長8 ビット、ストップビット 2 ビット、パリティなしとなっています。

X 68000 では、キーボードや本体から専用ディスプレイの電源 ON/OFF や TV のチャン ネルの切り替えなどの静削が行えるようになっていますが、この静御はキーボード内の CPU (ワンチップマイコン、80051)やシステムボード2 で行うようにしています。キーボードの電源は本体の電源が OFF になっていても供給され続ける VCC 2 からとっていますので、本体の電源が OFF であってもキーボード内の CPU は動作しており、キーボードによる TV 制御 が行えるようになっています。

また、X 68000 では本体とキーボードの両方にマウスコネクタがついていますが、この両方

#### ●図……1 キーボード/マウス系統プロック図



のデータ線は電気的につながっています。ただし、マウスにデータ出力を要求する MSCTRL 信号は、本体側は SCC の RTSB 端子、キーボード側はキーボード上の CPU によって制即さ れるようになっています。キーホード側の MSCTRL 信号の制即は、CPU へのコマンドによ って行えるようになっています。

# ● タ キーボード/マウス関連ポート

キーボードとマウスの制御に関連する I/O ボートを図2 にまとめてみました。これらのうち、MFPと SCC については、それぞれのデバイスの説明のページを参照してください。

●図……2 キーボード/マウス関連ポート

デバイス	アドレス	READ/ WRITE	bit 7	6	5	. 4	, 3	2	1	bit 0	レジスタ
	\$E80027	R/W				SY	NC				同期キャラクタレジスタ
	\$E80029	R/W	CLK	WL1	WLO	ST1	STO	PE	E/0		USARTコントロールレジスタ
MFP	\$E8002B	R/W	BF	0E	PE	FE	F/S or B	M/ CIP	SS	RE	受信ステータスレジスタ
	\$E8002D	R/W	BE	UE	AT	END	В	Н	L	TE	送信ステータスレジスタ
	\$E8002F	R/W			-				_	-	USARTデータレジスタ
1/0	\$E8E003	R/W			-	<u> </u>	TV CTRL	/	3D L	3D R	システムボート#2
コントローラ	SE 8E007	R/W			-	<del></del>	KEY	NMI RESET	HRL.	/	システムボート#4
	\$E98001	R/W					1				SCCコマンドポート
SCC	\$E98003	R/W					1				SCCデータポート

## 0・1 システムポート#2

システムポート#2(アドレス: SEXED03)のビット配置を 356ページの図3に示します。ビット0,1はオプションの3Dスコープを制御するためのもので、ビット3がディスプレイに関係するビットです。ビット3は、書き込み時はディスプレイ制御信号、読み出し時はディス

#### ●図·····3 システムポート#2(\$E8E 003)



プレイの電源の ON/OFF ステータスとなります。


ビット3の出力はキーボードからのディスプレイ制御信号とダイオード OR されています。 通常、キーボードからのディスプレイ制御信号は '0' になっているため、このビットを '1' にす るとディスプレイ制御信号は '1' に、'0' にすれば '0' になります。これによって、キーボード かない状態でもディスプレイ制御を行うことができます。

このピットに T を書いたままにしておくと、ディスプレイ制御信号は T に固定されたまま となるため、キーボードからの制即が行えなくなります。さらにディスプレイ内部では、この 信号とワイヤレス (赤外線) リモコンからの信号が OR されるようになっているらしく、リモ コンによる制御も行えなくなります。通系。このピットは ヴ にするようにしてください。

# 0.2 システムポート#4

システムボート#4 (アドレス: \$ESED07) のピット配置を図4に示します。ビット3でキーボードに対してキーデータの選出が可能か否かを示します。通常、キーボードからデータが送られてくると、MFP は RR (Receiver Ready) 信号を 'l' (Low レベル) にし、CPUがデータを読み取ると '0' (High レベル) に復帰させます。キーボードはこの信号をチェックし、'0' になっているときだけキーデータを送るようにすることで、CPUがデータを引き取らないうちに次のデータを送ってしまうようなことを避けているかけです。

#### ●図····· 4 システムボート#4(\$E8E007)



READ 時 1: キージャック (キーボードコネクタ) が差し込まれている 0: // は抜かれている


システムボート#4のビット3に'0'を書き込むと、この信号が強動的に'1' (Lowレベル) にされ、キーボードはデーク選出が行えなくなります。キーボードはキーデータの選出を行っ た後で次のキースキャン (キーか押されたのか、離されたのかをチェックする動作)を行いま すのア、この非難ではキーボードからのディスプレイ動削ら行えなくなります。

このビットは読み出し時にはキーボードの挿抜ステータスとして機能します。キーボードが 挿し込まれていると '1' に、抜かれていると '0' になります。

# ● 3 キーボードからの入力データ

キーボードから本体に送られてくるキーデータのフォーマットを 358 ページの図5 に示します。 キーデータはキーが押されたときと離されたときのいずれの場合も通知されます。 下位 アヒットで変化があったキーのキーコードか示され、ヒット 7で、そのキーが押されたのか離されたのかを示します。 X 68000 の各キーの配置とキーコードの対応は 358 ページの図6 のようになっています。





#### ●図……6 キー配列とキーコード

61	62	] [	63	64	65	5 6	6	67	€	58 T	69	6 A	6 B	6 C	5 <i>A</i>	5 E	5C		5 D	52	53	54
01 0	)2	03	04	05	06	07	80	09	ΑO	0B	0C	00	0E	0F	36	5 E	37	1	3 F	40	41	42
10	Ī	1	12	13	14 1	5 1	6 1	7 1	8 1	9 1	A 1	B 1	С	1D	38	35	3 A		43	44	45	46
71		1E	1F	20	21	22	23	24	25	26	27	28	29	10	36	30	3D		47	48	49	4 A
70		2.	A 21	3 20	20	2E	2F	30	31	32	33	34		70	36	3 8		Į Į.	4B	4 C	4D	4E
		5F	55	56	Τ	3	5	T	57	58		59	60		7	2	73		4 F	50	51	**

キーコードは16進数

85EAU COPY F1 F2 F3 F4 F5 F6 F7 F	8 F 9 F 10 かな ローマボカナ入力 CAPS 記号 登録 HELP
ESC 1 2 3 4 5 5 5 8 6 8 7 + 8 6 9 1 6 6 7	¥_ BS HOME INS DEL CLR / * -
TAB Qt WT EL RT Th YL UL IC OS Ptt G'	F POUL POUN UNDO 7 8 9 +
CTRL A S S D F G B H ( J K O L I) ; th : th	11 4 5 6 =
SHIFT Z X C V B B N M C 2 6 70 5	SHIFT 1 2 3
05#4 XF1 XF2 XF3 XF4 XF5	全角 OPT1 OPT2 0 , . EALEN

# 

X 68000 本体からキーボードへ与えるコマンドの一覧を図7に示します。X 68000では、キーボード中の CPU がディスプレイ制御信号を発生したり、マウスコントロール信号 (MS CTRL) の制御を行うようにしているため、それらの機能をサポートするためのコマンドが多

●図……7 キーボードへの制御コマンド

		5	= -	- 4	7			機能
bit 7	6	5	4	3	2	. 1	bit 0	100
'0'	,0,			TV CT	RL Co	de		専用ディスプレイ(ディスプレイTV)制御
'0'	'1'	'0'	'0'	'0'			MS CTRL	キーボードのマウスコネクタのMSCTRL信号制御
'0'	'1'	'0'	'0'	'1'			KEY EN	キーデータ送出許可/禁止
'0'	'1'	'0'	'1'	'0'	'0'		X68K /X1	キー操作によるディスプレイ制御モード選択
'0'	'1'	'0'	'1'	'0'	'1'	BRI	STH	キーボード上のLEDの明るさ選択
'0'	'1'	'0'	'1'	'1'	'0'		CTRL EN	本体からのディスプレイ制御有効/無効
'0'	111	'0'	'1'	'1'	'1'	/	OPT2 EN	OPT2キーによるディスプレイ制御許可/禁止
'0'	'1'	'1'	,0,	F	REP. D	ELAY		キーが押されてからリビートが始まるまでの時間設定
'0'	'1'	'1'	'1'		REP. 1	TIME		リピート間隔設定
'1'	全角	ひらがな	INS	CAPS	고하	ローマネ	かな	キーボード上のLEDの点灯/消灯制御

くなっています。

## 0.1 ディスプレイコントロール

X 68000では、キーボードの操作によるディスプレイ制制だけでなく、本体からキーボード の CPU に対してディスプレイ制制信号の発生を要求することができるようにしています。こ のためのコマンドの一覧を 360 ベージの図8 に示します。

このコマンドでは、電源のON/OFFや、ノーマルコントラストでのスーパーインボーズな ど、キーボードからの操作ではできないものも含まれています。とくにノーマルコントラスト でのスーパーインボーズは、通常のスーパーインボーズ時よりも TV 両面が明るくなりますの で、スーパーインボーズのときは、このモードを利用したほうがよいでしょう。

# 0.2 マウスコントロール信号制御

コマンドのフォーマットを 360 ページの図9 に示します。ビット 0 でキーボードについているマウスコネクタの MSCTRL 信号の状態を選択します。マウスは、MSCTRL が High から

●図……8 ディスプレイコントロールコマンド一覧

コントロール コード	SHIFTキーと同 時に押すキー	名 称	機能
\$00			(無効)
\$01	1	Vol. up	音量(ボリューム) up
\$02	1	Vol. down	// down
\$03	,	Vol. normal	// ノーマル
\$ 04	CLR	Call	チャンネルコール
\$05	(該当キーなし)	CS down	テレビ画面(初期化,リセット)
\$06	0	Mute	音声ミュート
\$07		CH16	(無 効)
\$08		BR up	テレビ/コンピュータ画面切り替え(トグル)
\$09	=	BR down	テレビ/外部入力切り替え(トグル)
\$0A	(該当キーなし)	BR ½	コントラストノーマル
SOB		CH up	チャンネルUP
\$0C	←	CH down	チャンネルdown
\$0D			(無 効)
SOE	(該当キーなし)	Power ON/OFF	電源ON/OFF (トグル)
\$0F	+	CS 1/2	スーパーインボーズON/OFF(トグル),コントラストダウン
\$10	テンキーの1	CH 1	チャンネル 1
\$11	// 2	CH 2	2
\$12	// 3	CH 3	3
\$13	// 4	CH 4	4
\$14	// 5	CH 5	5
\$15	// 6	CH 6	6
\$16	// 7	CH 7	7
\$17	// 8	CH 8	8
\$18	// 9	CH 9	9
\$19	// /	CH 10	10
\$1A	// *	CH 11	11
\$1B	// -	CH 12	12
\$1C	// =	CH 13	テレビ画面
\$1D	// -	CH 14	コンピュータ画面
\$1E	// +	CH 15	スーパーインボーズON/OFF(トグル), コントラストダウン
\$1F	(該当キーなし)		// ・コントラストノーマル

<sup>\* \$1</sup>C~\$1Fは、X1コンパチモード時の対応キーを表配

#### ●図……9 マウスコントロール信号制御



Low になったのをとらえてデータの送出を開始します。


## 0.3 キーデータ送出許可/禁止

CPUがキーデータを引き取らなかったり、システムボートでキーボードにキーデータの送出を禁止したりすると、キーボードはキーデータの送出が行えるようになるまでキースキャンを停止してしまうため、キーボードによるディスプレイ制御も行えなくなります。

このような状態を避けるため、キーボードに対してキーデータを選出せずにキースキャン動作を行わせるようにするのが、このコマンドです。このコマンドでキーデータの選出を禁止すると、キーボードの CPU はキーデータを本体に選出するのをやめますが、ディスプレイ制御信号の発生は行いますので、キーボードによるディスプレイ制御は通常とおり行うことができます。

コマンドフォーマットは図 10 のようになっています。最下位ビットを '0'にするとキーデータ送出が禁止され、'1'にすると通常の動作モードになります。

#### ●図……10 キーデータ送出許可/禁止



# 0.4 ディスプレイコントロールキーモード

キー操作によるディスプレイ制御を、X1とコンパチブルなモードにするか否かを選択します。コマンドのフォーマットは図11のようになっています。

#### ●図……11 ディスプレイコントロールキーモード



通常のモード(X 68000 モードと呼ぶことにします)と X 1 コンパチモードの違いを図 12 に 示します、X 68000 モードでは、スーパーインボーズや入力の切り替えが、データを選るたび にトグル(交互に切り替わる)しますが、X 1 コンパチモードでは、キー入力によってスーパー インボーズ、TV、コンピュータの選択になります。

●図……12 TV コントロール操作

SHIFTキーと 同時に押すキー	X68000 ₹-F	X1 コンパチモード
+	スーパーインボーズ ON/OFF (トグル)	スーパーインボーズ
=	TV/外部入力切り替え (トグル)	TV
	TV/コンピュータ切り替え (トグル)	コンピュータ

# 0·5 LED明るさ選択

キーボード上の LED の明るさの選択を行います。コマンドフォーマットは図13のようになっています。下位2 ビットで LED の明るさを 4 段階に調整できます。

#### ●図····· 13 I FD 明るき選択



## **0.6** 本体からのディスプレイ制御の 有効/無効選択

本体からキーボードに要求するディスプレイ制御コマンドを受け付けるか否かを選択しま す。コマンドフォーマットは図14のようになっており、最下位ビット (ビット0) を'0'にす ると、制御コマンドが無効になります。

#### ■図……14 本体からのディスプレイ制御有効/無効



## **OPT.2キーによるディスプレイ制御** 許可/禁止

コマンドのフォーマットは図 15のようになっています。キー操作でのディスプレイ制御は 適常 SHIFT キーを用いますが、OPT.2を SHIFT キーの代用として使うこともできるよう になっています。このコマンドは、この OPT.2 キーによるディスプレイ制御を許可するか、禁 止するかを選択するものです。

#### ●図····· 15 OPT 2 キーによるディスプレイ制御



## ○・8 キーリピート開始時間設定

コマンドのフォーマットは図16のようになっています。キーを押し続けたとき、キーリビートが開始されるまでの時間を設定します。

下位 4 ビットによって、リビート開始までの時間を 200 ms から 1700 ms 単位 で設定することができます。キーボードがリセットされたときは、この時間は 500 ms に初期設 定されます。

#### ●図……16 キーリピート開始時間設定




200 + (REP. DELAY)×100 (ms) で算出される (リセット時は500 ms)

## ○・9 キーリピート間隔設定

コマンドのフォーマットは図 17 のようになっています。キーリピートの間隔を 30 ms  $\sim$ 1155 ms の間で設定することができます。キーボードがリセットされたときは、この間隔は 110 ms に設定されます。

## ●図……17 キーリピート間隔コマンド



30+(REP. TIME)<sup>2</sup>×5 (ms)で算出される (リセット時は110 ms)

## O·10 キーボード LED制御

キーボード上にある LED 付きのキーの LED 点灯/指灯を制御します。コマンドフォーマットは図 18のようになっています。下位7 ビットがそれぞれのキーに対応しており、ビットが"1'のとき点灯します。

#### ■図…… 18 キーボード LED 制御



# ディスプレイ制御信号

キーボードからのディスプレイ制御信号がきていないときや、キーボードコネクタが抜けて いるときには、システムボート#2のピット3を制御してディスプレイ制御信号をつくり出せ ば、本体だけでもディスプレイ制御を行うことができます。


ディスプレイ制御信号のフォーマットは 366 ページの図 19 のようになっています。1 回の データ送出は 48 ms の間隔をおいて表信号と拠信号を送ることで行われます。表信号と拠信号 のデータの内容を図 20 に示します。裏信号は基本的には表信号の反転データであり、ディスプ レイ側ではこの両方が圧しく受け取れたのを確認してからコマンドを実行することでノイズ等 による趣稿体を助いているわけです。

ディスプレイ制御信号の各ヒットの情報は、単純にデータの 1/0 を信号の 1/0 に対応させて いるのではなく、図に示したように、250  $\mu$ s 幅のパルスの後、次のパルスまで何 ms の間隔を あけるかということで表すようにしています。

これらの方法はワイヤレスリモコンで行われている方法です。ディスプレイ内部では、ワイ

### ●図……19 ディスプレイコントロール信号





#### ●図……20 ディスプレイへの送出データ

信号										真に送		
18 7	C 1	C 2	C 3	C 4	C 5	C 6	C 7	C 8	C 9	C 10	C11	К
表信号	'0'	'0'	'0'	71	スプレイ	コントロ	ールコー	F	'0'	'0'	'0'	'0'
裏信号	'0'	'0'	'0'	ディス	ブレイコ	ントロー	ルコード	の反転	'1'	'1'	'1'	'1'

ヤレスリモコンから受け取った信号と本体から送られてくる信号が単純に OR されてリモコンデータとなっているようです。

# 6 キーボードの特殊機能

本来の用途とはあまり関係ありませんが、キーボードが持っているおまけ的な機能を紹介しておきましょう。

## ①·1 LEDの明るさ指定

キーボードをリセットするとき (キーボードを抜き挿しするとき) に LED の明るさ選択が行

えます。

何も押さないで立ち上げたとき :明るい

XF3を押しながら立ち上げたとき : やや明るい

XF4を押しながら立ち上げたとき:やや暗い

XF5を押しながら立ち上げたとき : 暗い

# 0.2 LEDチェック

F1, F2, F3の3つのキーを同時に押しながらキーボードをリセットすると、LEDが点減 を繰り返します。この状態では、キーボードからの入力などはまったく行えませんので、使用 するときはキーを押さない状態で再度キーボードリセットを行ってください。


# ● 7 マウス制御

マウスは、マウス制御信号(信号名: MSCTRL)が High から Low に変化すると、ステータス、X 力向アータ、Y 力向アータの 3 パイトデータを送ってきます。マウス制御タイミングの規定などを 368ページの図 21 に示します。

マウスデータ信号(信号名:MSDATA)は本体のマウスコネクタとキーボードからのもの が単純に接続されているだけですが、MSCTRL信号は本体側がSCC、キーボード側はキーボード内の CPUで制即されるようになっているため、マウスがどちらに接続されていてもよいようにするためには、SCC とキーボードの両方で MSCTRL信号を操作する必要があります。マウスから送られてくる X 方向、Y 方向のデータは符号付き 2 進数で、880 が 128、87F が+127 を示します。このデータは前回データを送りはじめた時点からの相対的な移動量を示します。

マウステータの失頭・バイトであるステータステータのフォーマットは 368 ページの間 22 の ようになっています。上位4 ビットはそれぞれ Y 方向、X 方向でアンダフロー (移動能が-129 以下になってしまい、移動能データでは表現しきれなくなった) やオーバフロー (移動能が-128 以上になったため、移動能データでは表現しきれなくなった) やオーバフロー (移動能がよ

### ●図…… 21 マウスのデータ転送タイミング



#### ●図····· 22 マウスのステータスデータ



## トが '1' になります。

ビット1とビット0は、マウスの左右のスイッチの状態を示します。'1'のときスイッチが押されていることを、'0'のとき離れていることを示します。

# プリンタ


14 ピンという、小さなコネクタにまとめられたプリンタイン タフェースは X1 とコンパチブルなものとなっています。ここでは、プリンタインタフェースの構成と、インタフェース 信号について説明します。

# ● ¶ プリンタインタフェースの概要

X 68000では、ブリンタとしてセントロニクスインタフェース準拠のものが接続できるようになっています。X 68000のブリンタインタフェースのブロック図を 372ページの図 I に示します。PA 0ーPA 7 は8 ピットのデークライン、STROBE はブリンタに対してデータの引き取りを要求するもの。BUSY はブリンタが次のデータを受け付ける準備ができているかどうかを示す信号です。X 68000では BUSY 信号を I/O コントローラに入力し、ビジー状態からレディ状態・小変化時(次のデータ転送が行えるようになったとき) に割り込みを発生することもできるようになっています。

セントロニクスインタフェースを採用しているプリンタは、ほとんどがプリンタ上の SELECT スイッチや歌切れ状態、データ引き取り完了バルスなどを個別の信号線で出力して いるのですが、X 68000 ではこれらの信号は使用していません。X 68000 側では BUSY 信号 によってビジー(データ引き取り不可)か、レディ(データ引き取り可)かをチェックし、一 定時間たってもビジーのままであれば、タイムアウトエラーとして処理することになります。

#### ■図……1 プリンタインタフェースブロック図



## 0・1 プリンタ制御タイミング

ブリンク制御のタイミング例を図2に示します。STROBE信号は'1'、ブリンタからの BU SY 信号は'1'になっているものとします。なお、ここでの'1'や'0'はボートに書き込んだり、ボートから読み出されるデータを指します。

まず、BUSY 信号が '1' になっている (ブリンクがレディ状態である) ことを確認して、PAO-PATにブリンタに送りたいデータをセットします。次に STROBE 信号を '0' にすると、ブリンタがデータを引き取るため、BUSY が'0' になりますので、これを見て STROBE を '1' に復帰させます。プリンタ側でデータが引き取られ、次のデータ引き取りの準備ができると、BUSY が'1'に復帰します (必要ならば、この時点で側り込みを発生させることもできます)。 X 68000 側は BUSY が'0' に復帰したのを見て、次のデータの送出を行うわけです。

BUSY信号がT'になっている期間はプリンタ側の都合で決まるものであり、どの程度になるかはわかりません。また、実際には BUSY信号をチェックせずに STROBE を'0', 'T'と連続して変化させて、BUSY が'T'になるのを待つという方法がよくとられているようです。

#### ■図……2 プリンタ制御タイミング例



## \*:|/Oコントローラのボート(\$E9C001)で読み出される状態

# 2 プリンタ関連ポート

プリンタインタフェースに関連するポートの一覧を図3に示します。プリンタに送るデータは\$E8C001にセットし、STROBE 信号を\$E8C003で制御します。

ブリンタからの BUSY 信号がビジー状態からレディ状態へ変化したときに割り込みを発生 させることができるほか、\$E9C001の上位ピットでステータスとして読み出すこともできるようになっています。

## ●図……3 プリンタ関連ポート

アドレス	READ/	bit 7	6	5_	, 4	, 3	2	, 1	, bit0	備考
\$E8C001	w				1					プリンタデータ
\$E8C003	W			_		_	-		STRO	プリンタストローブ
	R	FDC	FD0 INT	PRT	HDD	HDDI EN	FDCI EN	FDDI EN	PRTI	割り込みステータス
\$E9C001	W		_		_	HDDI EN	FDCI	FDDI	PRTI	割り込みマスク
\$E9C003	W Vect							DEV	ICE	割り込みベクタ

## O·1 プリンタデータポート

プリンタに送出するデータをセットします。STROBEを操作する前に、このポートにデータをセットしておくようにしてください。

## 0.2 プリンタストローブポート

ブリンタストローブボートのピット配置を図4に示します。 統下位ピットが STROBE 信号の制御ピットとなっており、'1' にすると STROBE 信号が High レベルに、'0' にすると Low レベルになります。

### ●図……4 プリンタストローブレジスタ(SE8C003)



## 0.3 割り込み信号ステータス

割り込み信号ステータスポートのビット配置を図5に示します。上位4ビットは各割り込み 要因が発生しているか否かを示すビット、下位4ビットは割り込みマスクレジスタに書き込ま れた値がそのまま読み出されます。

このうち、ビット5かプリンタの割り込み要求状態、すなわち、BUSY信号の状態を示し、 ビット0がプリンタからの割り込みがマスクされているか否かを示しています。

ブリンタの割り込みは、BUSY 信号が '0' から '1' に変化したときに発生します。割り込み マスクレジスタによってブリンタ割り込みの発生が禁止されていても、ピット 5 には BUSY 信号の状態が反映されますので、これを使って割り込みを使用せずにブリンタの制御を行うこ ともできます。



●図……5 割り込み信号ステータス(\$E9C001)

#### 割り込みマスク 0.1

n: "

I/O コントローラが管理している各割り込み要因ごとに、CPUへの割り込み要求を行うか 否かを決めるレジスタです。このレジスタのビット配置を 376 ページの図 6 に示します。 プリンタの割り込み制御はビット 0 で行います。このビットが 'T' になっているとプリンタ 割り込みの発生が許可に、'0'になっていれば禁止になります。

# 割り込みベクタレジスタ

していない

I/O コントローラの割り込みベクタ設定レジスタのビット配置は 376 ページの図 7 のよう になっています。このレジスタは、割り込み発生時に CPU に与えるベクタ番号を設定します。 上位6ビットは任意に設定可能で、下位2ビットは割り込み要因によって自動的に変化するた め、CPU からの設定は無効になります。プリンタからの割り込みが発生したときは、下位2ビ

#### ●図·····6 割り込みマスク(\$E9C001)



#### ●図·····7 割り込みベクタ(\$E9C003)



ットが '11' になったベクタ番号が CPU に渡されます。

# ジョイスティック

標準で用意されたジョイスティックインタフェースは、いず れもアタリ社の規格に準じたものとなっています。X 68000 では、サイバースティックの接続など、汎用のデジタル I/O としても利用される傾向にあります。

# ● ¶ ジョイスティックインタフェースの 概要


X 68000 のショイスティックインタフェースのブロック図を 378 ペーシの図 1 に示します。 ショイスティックインタフェースは 8 ピットのバラレルボート(ボートA、ボートB、ボート Cと名前かつけられています)を 3 つ持っている LSI、 $\mu$ PD8255 を使用しています。このうち ボート C の下位 4 ピット (PC 0 -PC 3) 4 、ADPCM のパンボット 制御やサンブリングクロックの選択に使用し、残りをショイスティックに割り振っています。

X 68000 にはジョイスティックコネクタが2つ設けられていますが、このうちジョイスティック#1は  $\mu$ PD 8255 のポートAと PC 4、PC 6、PC 7で、ジョイスティック#2はポートBと PC 5 で制御されるようになっています。

ボートA/ボートBは、ジョイスティックのレバーの向いている方向やトリガボタンの状態を 読み出すものです。PC4、PC5はジョイスティックの操作行効/無効制卵に使用され、このビ ットが'1'('High'レベル)になっていると、ジョイスティックはスティックやボタンの状態を 浦知しなくなります。

ジョイスティック#1は、PC 6, PC 7によってオプション機能付きのジョイスティックにも

●図……1 ジョイスティックインタフェースブロック図



対応しているのですが、一般的な4方向+2トリガタイプのショイスティックでは、この機能を必要としませんので、どちらのショイスティックコネクタでも使用できます。

# •2

# ジョイスティック関連ポート

ジョイスティックに関係するボートの一覧を図 2 に示します。ジョイスティックは  $\mu$ PD 8255 ひとつだけで制御されており、割り込みの発生機能などもありませんので、すべて  $\mu$ PD 8255 のボートになっています。

### ●図……2 ジョイスティック関連ポート

ポート	アドレス	bit 7	. 6	. 5	. 4	. 3	. 2	. 1	bit 0	備考
8255ポート A	SE9A001	7	TRG B	TRG	7	RIGHT	LEFT	BACK		ジョイスティック#1
8255ポート B	\$E9A003		TRG B	TRG	/	RIGHT	LEFT	BACK	FOR- WARD	ジョイスティック#2
8255ポート C	\$E9A005	10C7	1006	1005		Sam	pling			ジョイスティックコントロール
8255コントロ ールワード	\$E9A007								_	8255動作モード/ビット操作

## **2.1** ジョイスティック#1/#2

ボートA, ボートBはジョイスティックの状態を読み出すボートです。ビット配露は 380 ベ - ジの図3のようになっています。下位4ビットがスティックの方向を示すデータで、スティ ックか傾出られると、その方向に取り付けられたスイッチが ON になり、'0'が読み出されます。 また、ビット5とビット6は、それぞれトリガボタンのAボタン、Bボタンに対応しており、 ボタンか明をれると、'0'か読み出されます。


ビット4とビット7はブロック図でも示したとおり、コネクタには出力されておらず、抵抗 でブルアップされているだけなので、つねに 'I' が読み出されます。

## 0.2 ジョイスティックコントロール


ポートCは、ジョイスティックの操作の有効/無効制能や ADPCM のパンポット制御などに 使用されています。ビット配置は図4のようになっています。

ジョイスティックの制御に関係するのは上位4ビットで、このうちビット4、5は、'1'を書





### ●図····· 4 ジョイスティックコントロール(\$E9A005)



き込むとジョイスティックの操作状態が入力されなくなります。

ビット6,7は、ジョイスティック#1か特っているオプション機能用のビットで、トリガボ タン信号を出力として利用するものです。このビットに「I'を書き込むと、トリガボタン用の 信号線が「I' (Low レベル) になります。通常、このビットは「I'にするようにしてください。


## 0.3 コントロールワード


コントロールワードレジスタは、 $\mu$ PD 8255 の初期設定やビットセット/リセット機能の制御に使用します。 $\mu$ PD 8255 はたんなる人出力ボートとしての動作の13か、バラレルデータ伝送に対応したようなモードも持っています。 X 68000 では、 $\mu$ PD 8255 はジョイスティックインクフェースとなっていることや、下位4 ビットが ADPCM に使用されているため、データ伝送に使うのは少々苦しいようですが、一応されらについても説明しておくことにします。

## ②·③1 ビットセット/リセットモード

コントロールワードに書き込まれるデータの最上位ビットが'0'になっていると、µPD 8255 はビットセット/リセットコマンドとして受け取ります。ビットセット/リセットコマンドでは、 ボート Cのうち、出力として動作している任意のビットを'1'や'0'に設定できるものです。こ のときのコマンドフォーマットを図5に示します。

ビット  $1 \sim 3$  で PC  $0 \sim$  PC 7 のいずれを操作するのかを、ビット 0 でそのビットに設定する値を指定します。





## ❷・❸ 2 モード設定コマンド

コントロールワードに書き込まれるデータの最上位ビットがTになっていると、 $\mu$ PD 8255 の動作モード設定コマンドになります。このフォーマットを図6に示します。

μPD 8255 は、3つ持っているボートを、大きく2つのグループに分けています。ボートA とボートCの上位がグループA、ボートBとボートCの下位をグループBと呼んでいます。こ のうちグループAは、動作モードを3つの中から1つ、グループBは2つの中から1つを選択 オることができるようになっています。


コントロールワードでは、ビット $0\sim2$ がグループB、ビット $3\sim6$ がグループAのモード 設定になります。

## 1 ±-10

モード0はもっとも単純な入出力ポートとしてプログラムするものです。X 68000では、通常グループA, グループBともこのモードで使用します。このモードではポートA, ポートB,

## ●図……6 コントロールワード (モード設定) (\$E9A007)

nn: +- Fn



ポートCの上位4ビット、ポートCの下位4ビットのそれぞれについて入力にするか、出力に するかを個別に設定できます。

X 68000 では通常、ポートAとポートBはともに入力、ポートCは上位、下位とも出力として使用しますので、コントロールワードには\$92 を書き込みます。

X 68000 のインタフェースでは、ボートA、ボートB、PC 4、PC 5 はたんにコネクタと直結されているだけなので、ジョイスティックボート自作の周辺装置などをつなぐときに、ボート Aやボート B を出力としたり、ボート Cの上位(PC 4 E PC 5)を入力として使用することも可能です。

## 2 E-F1

モード1は、プリンタインタフェースのような、バラレル伝送をサポートするモードです。 制御信号としてポートCを使いますので、X 68000では、このモードが使用できそうなのはグ ループA側だけです。ですから、ここではグループAについて説明しておきます。

モード1では、入力用として動作するか出力用として動作するかは、コントロールワードのビット4 (ボートAの IN/OUT) で決まります。

入力用としてプログラムしたときと、出力用としてプログラムしたときの動作を 384ページ の図7と図8に示します。図では制帥帽号類は、一応グループA、グループBの両方のものを 記入しておきましたので、自作機器で μPD 8255を使うようなときの参考にしてください。


### 入力動作時

入力用にしたときは、PC 4か外部からのテータ引き取り要求信号 (STB)、PC 5がパッファにデータが入っているかどうかを示す信号 (IBF: Input Buffer Full) として、PC 3が CPUへの割り込み信号 (INTR) として動作します。X 68000 では PC 3は ADPCM にとられているため、割り込み発生は行えませんが、ステータスチェックでなんとか動作させることはできるでしょう。

外部からデータを PA 0~PA 7 にセットして STB を 'Low' にすると, μPD 8255 はデータを取り込むのと同時に IBF を 'High' にします。相手がこれを見て STB を 'High' に戻すと, μPD 8255 は INTR を 'I'にします。 CPU がポート A を読み出すと、 INTR、 IBF とも自動的に 'Low' レベルに復帰しますので、相手はデータが CPU に引き取られたことがわかります。

このタイミングをプリンタの動作タイミングと比べると、非常によく似ていることがわかる でしょう。

#### ●図……7 モード1 (入力モード)



#### 出力動作時


このモードでは、PC 3が CPUへの創り込み要求信号(INTR)、PC 7が出力データセット 完了ステータス信号 (OBF: Output Buffer Full)、PC 6が相手からデータ引き取り完了信 号 (ACK) になります。出力動作にプログラムした場合には PC 6が相手からの入力信号にな るのですが、X 68000 では PC 6 は出力としてしか使用できませんので、このモードは使えません。


データをボートAに書き込むと、INTRが Low'になるとともに、OBF が'High'になり、 出力デークが用意されたことを示します。相手がこれを受け取り、ACK を返すと、OBF は' 1' に復帰し、さらに INTRも 'I' になり、CPU への次のデータセット要求割り込みとなりま す。

## 3 <del>₹</del>- ۴2

このモードはグループAでのみ使用可能です。このモードは入出力双方向動作が可能です。

### ●図……8 モード1 (出力モード)






\*X68000では、PC6は出力専用のため、このモードは使用不可


このモードでの動作を 386 ベージの図 9 に示します。ちょうど、モード 1 の入力モードと出力 モードか合体したような動作モードです。

出力動作では、ポートAへの書き込みによって INTR と OBF がともに 'Low' となり、相手からの ACK がくると、OBF が 'High' に復帰します。

遊に相手から STB を受けると、INTR とともに IBF が 'High' になり、データが取り込まれたことを示し、CPU がポートAを読み取ると、IBF が 'Low' に復帰します。

## ●図----9 モード2





\* X68000 では、PC6が出力専用のため、データ出力動作は不可

# フロッピーディスク ドライブ

レバーを廃止し、オートイジェクト機構を取り入れた FDD を、X 68000 ではじめて目にしたという方も多いのではない でしょうか。ここでは、ディスクのリード/ライトのほか、 FDD の辞つ機能について説明します。


# ● ¶ FDDインタフェースの概要

X 68000 のフロッピーディスクドライブインタフェースのプロック図を 388 ページの図 1 に示します。ディスクとのリード/ライト創卵を行う LSI(FDC:フロッピーディスクコントローラ) には日本電気製の  $\mu$ PD 72065 を使用しています。その横にある SED9420AC (VFO) は、ディスクから読み出きれた波形からデータとクロックを分離する IC で、データセパレータとも呼ばれます。

一般的な FDD (フロッピーディスクドライブ) であれば、インタフェースは FDC と VFO だけで十分なのですが、X 6800のが使用しているドライブにはディスクを挿出すると自動的に ディスクをクランプするオートクランプや、ソフトウェアでディスクを排出するオートイジェ クト機能などが追加されているため、これらの制即や FDD の状態を化検出などを I/O コント ローラ (シャープが X 68000 用につくった LSI) でサポートするようにしています。

また、プログラムを作成するうえで注意すべき点としては、ドライブセレクト信号が I/O コ ントローラから出力されていることと、OPM (FM 音源 IC) の CT 2 出力を使って FDC の READY 端子を強制的に 'I' にする機能が追加されている点があげられます。

### ■図……1 FDD 周辺ブロック図



μPD 72065 は, US0, US1 という信号を使って 4 台までの FDD にディスク選択信号を出力 することができ、コマンド中にドライブ番号を指定すれば、この信号を使ってドライブ選択を 行ってくれるのですが、X 68000 ではこの信号は使用せず、I/O コントローラから出力するよ うにしています。ディスクアクセスのときには FDCにコマンドを書き込び前に I/O コントロ ーラのレジスタでアクセスするドライブを選択しておく必要があります。

FDCの READY 端子は適常は FDD側の READY 信号と直結されており、FDD がアクセス可能な状態(ディスクがクランプされ、モータの同転が安定する)になると T になる入力 信号 ピンです。これを OPM の CT 2 で強制的に T にする機能は、FDD が接続されているか 否かをチェックするときに使用するために設けられたもので、通常のアクセスで使用することはありません

# 9 FDDの仕様

X 68000 の本体に内蔵されている FDD の仕様の概略を 390 ページの図 2 に示します。 X 68000 の FDD インタフェースは 2 HD や 2 DD/2 D、およびそれぞれの単純波フォーマット (8 インチや5 インチの初期のころに使用されていました) もサポートしているのですが、 内蔵 FDD がサポートできるのは 2 HD およびその単密度フォーマットだけで、 2 DD や 2 D は粉 2 サゼル。

また、X 68000 の FDD は、ディスクをクランプするとヘッドがディスクについたままとなりますので、ヘッドのロード/アンロード(ヘッドをディスクに押しつけたり、離したりすること) を考える必要はありません。図1でも示したように、FDC のヘッド制御信号 (HDLD) もオープンのままになっています。

# ● **PDDインタフェース関連ポート**

FDD インタフェースに関連するボートの一覧を 390 ページの図 3 に示します。FDD インタフェースは FDC のほか、I/O コントローラと OPM (CT 2 端子) を使用してつくられています。FDC はディスクのリード/ライト、ヘッド移動などの FDD の基本動作、I/O コントロー 対は割り込みやオートイジェクト、LED などのオプション機能の制期、OPM の CT 2 端子はディスクの経験状態検出のために使用されます。

●図……2 本体内蔵 FDD の仕様

			項		目			値	備考					
				アン	フォー	マット	時	1667KB						
歸	憶	容	量	フォーマット時		時	1065KB	IBM単拠。高密度モード,256バイト/セクタ, 26セクタ/トラック						
				トラ	ックあ	たりも	2至	10.42KB						
デ	_	-	9	華玉	送	速	度	500Kbit/s						
				トラ	ック間	移動甲	時間	3ms	シーク時の待ち時間 =トラック間移動時間+シークセトリング時間					
<b>7</b> :	クセ:	スタ	イム	シー:	クセト	リング	時間	15ms	平均アクセス時間					
				平均	アク	セスB	中間	95ms	=平均トラック移動時間+シークセトリング用					
×	-	ř	1	ア	回	žφ	送	360rpm						
z	Ľ	ン	ドル	ŧ -	夕彭	動用	) [ii]	0.5s						
	_			1	RACK/	SIDE		77						
1	ラ	9 2	ク数	TRACK/DRIVE				154						
ŀ		5		,	ク	密	度	96 TPI	TPI(トラック/インチ)					
^		ッ ド 数					数	2						
変			86		方		式	MFM	FM方式も可					
t	· の 他						他	オートクランプ オートイジェクト オートリキャリプレート LED						

●図······3 FDD インタフェース関連ボートアドレス

デバイス	アドレス	READ/ WRITE	bit7	6	, 5	4	3	2	. 1	bit0	衛考
		R									FDCステータスレジスタ
FDC	\$E94001	W									FDCコマンドレジスタ*1
(µPD72065)		R									FDCデータレジスタ
	SE94003	W									FDCコマンドレジスタ
	SE94005	R	DISK	ERR OISK			'0'				ドライブステータス
		W	LED	EJECT MASK	EJECT ØLØFF	.0.	DRIVE #3	DRIVE #2	DRIVE #1	ORIVE # 0	ドライブオブション信号制御
1/0コントローラ	SE94007	W	MOT 'O'		D'	2HD /200	'0'		ACCESS DRIVE		アクセスドライブセレクト等
1/01/11-7		R	FDC	FDD	PRT	HDD INT	HDDI EN	FDCI EN	FDDI EN	PRTI EN	割り込み信号ステータス
	SE9C001	W			0.		HDDI EN	FBCI EN	FDD! EN	PRTI EN	割り込み信号マスク
	\$E9C003 W		Vect						DEVICE		割り込みベクタ番号
ОРМ	\$E90003	W	CT1	CT2					١	٧	レジスタ\$1B(\$E90001に\$1Bを 書き込んでからアクセスする

<sup>\*1:</sup>SET STANDBY(\$35), RESET STANDBY(\$34), SOFTWARE RESET(\$36)以下のコマンドは使用不可

## Ø·1 I/OコントローラのFDD関連ポート

## **3.01** ドライブステータスレジスタ

ドライフステータスポートのピット配置を図4に示します。このレジスタはFDDへのディ スクの挿入状態を示すものです。ピット7はディスクが挿入されているか否かを、ピット6は ディスクの表現を開端えるなど認頼入がされているか否かを示すものです。

これらのステータスは、ドライブコントロールレジスタのビット $0\sim3$ のうち、1\*を書き込んだドライブのものが読み出されます(複数のビットを1\*にすると、1\*にされたドライブのステータスの論理和(OR)をとったものになります)。

X 68000ではディスクの抜き挿しが行われると割り込みが発生します。割り込みが発生した ら、各ドライブの状態を順に読み出すことで、どのドライブに変化があったのかを判断するこ とができます。ディスクの影神入があった場合には、ディスクの挿入にともなう割り込みが発生した後(ドライブステータスレジスタのビット 7 は 'l' になります)、FDD は CPU の関与 を受けず、自動的にディスクを排出します (ビット 7 は 'l' になります)。この排出駅にも割り 込みが発生しますので、影神入があった場合には2回連続して割り込みが発生することになり ます。

## ●図……4 ドライブステータス \$E 94005



## **3.02** ドライブコントロールレジスタ

ドライブコントロールレジスタでは、LEDやイジェクトなどのオプション機能の制御を行

#### ●図····· 5 ドライブコントロール \$E 94005



1: FDアクセスランフを点滅させる(メディアが入っていないときだけ有効)0: // 消灯する ( // // // // // // // )

います。ビット配置は図5のようになっています。

ビット5-7で各オプション機能を、ビット0~3でオプション機能を働かせるドライブ番号を指定します(内蔵ドライブは0と1です)。各オプション機能は、ドライブ選択ビットが1'から'0'になったときに動作するようになっています。ドライブの選択は複数を同時に行ってもかまいません。

たとえば、このレジスタに\$23を書き込んだ後、\$20を書き込むと、ドライブ 0 とドライブ 1 のディスクが同時にイジェクトされます。

## ◎・◎ 3 アクセスドライブセレクトレジスタ

レジスタのビット配置を図6に示します。このレジスタはアクセスする FDD のドライブ番 号やメディアタイプの選択を行います。

ビット7を 'I'にすると、FDDのモータが回転しはじめるとともに、ビット0、1で選択したドライブへのセレクト信号がアクティブになり、アクセスランプ (LED) か味から赤に変わります。'D'にしてもしばらくは回転したままで、一定時間たってから停止します。アクセスを行う前には必ずビット0、1でドライブ番号を設定するとともに、このビットを 'I'に設定してください。

ビット4は2HDと2DDの切り替えを行うビットですが、内蔵ドライブでは2HDしかサポートされないため、このビットは通常'0'のままで使用します。





## 3・0 4 割り込みステータスレジスタ

ビット配置を 394 ペーシの図7に示します。I/O コントローラは SASI (ハードディスク), フロッピーディスク, ブリンタなどのインタフェースを受け持っており、刺り込みも I/O コン トローラで管理できるようになっています。I/O コントローラが管理している割り込みのステータスを許可状態を示すのが、このレジスタです。

上位4ビットは割り込み要求の発生状態を示すもの。下位4ビットは割り込みマスクレジス タの内容がそのまま反映されており、それぞれの割り込みの発生が許可になっているか否かを 示しています。

割り込みが許可になっていない('0'になっている)場合、割り込み要求があっても、CPUへ の割り込み要求は行いませんが、割り込みの要求状態は下位4ビットで読み出すことができま す。


# ❸・● 5 割り込み信号マスクレジスタ

ビット配置を 394 ページの図8 に示します。I/O コントローラの管理している割り込みの許可/禁止を制御します。それぞれのビットが '1' のとき割り込み発生が許可、'0' のとき禁止になります。

### ●図·····7 割り込み信号ステータス \$E9C001



## ●図……8 割り込み信号マスク \$E9C001



## ❸・● 6 割り込みベクタ設定レジスタ

ビット配置は図9のようになっています。このレジスタには1/Oコントローラが出力する割 り込みベクタ番号を設定します。設定が有効なのは上位6ビットで、下位2ビットは割り込み 発生時、1/Oコントローラが割り込み要因によって自動がに変更して CPU に与えます。






## ◎·2 OPM(YM2151)のFDD関連ポート

OPMのCT2端子の制御を行うレジスタ\$IBのビット配置を,396ページの図10に示します。ビット6を'1'にすると、FDCのREADY端子が強制的にレディ状態(ディスクがクランプされ、定常回転している状態)になります。

この機能は、ディスクの核続状態のチェックに使用します。このビットを'1'にしてディスクに RECALIBRATE コマンドを発行すると、FDC はドライブがレディ状態にあるものとみなし、ヘッドを 0 ドラックに移動させようとします。ディスクが接続されていれば、FDD からトラック 0 への移動ステータス信号が検出され、コマンドが正常終了しますが、接続されていないと、いくらヘッド移動へれるを送っても、トラック 0 が検出できないため、 異常終了となるわけです (このビットを '0'にして RECALIBRATE コマンドを実行すると、ディスクが入っていないドライブはヘッドの移動が行われず、即略にエラー終了します)。

このビットはドライブの接続チェック以外のときはつねに '0' にするようにしてください。

### ●図·····10 OPM のレジスタ \$1B(\$E90003)



# 4 FDC

FDCのボートは8E94001と8E94003 番地に割り振られています。FDCへのアクセスは、コマンド、データとも8E94003 番地で受け渡しを行い、ステータスを8E94001 番地で読み出します。 8E94001 番地への書き込みは、FDC の初期化などの非常時に使用されるコマンドに限られます。

# Ø·1 FDCステータスレジスタ

FDC ステータスレジスタの内容を図 11 に示します。

ビット7は CPUと FDC の間のデータ (コマンド) 転送のタイミングをとるためのもので、 FDC か次のデータ転送の準備ができると '1' になり、CPU がそれに応答すると '0' になりま す。

ビット4は、ディスクリード/ライトなどを DMA を使用せずに行うようにプログラムした とき (SPECIFY コマンドを使用します)、E-PHASE (397ページ参照) 時にこのビットが プ'になり、CPUによるデータ転送要求であることを示します。C-PHASE(397ページ参照) や R-PHASE (397ページ参照) は CPUによる転送が普通ですから、このビットは意味を持 たず、"0"のままになっています。





## 0·2 FDCのフェーズ遷移


FDC の動作状態は、大きく分けて CPU からコマンドや実行のためのバラメータを受け取る コマンドフェーズ (LJF、C-PHASE と略します)、コマンドの実行を行うエグゼキューショ ンフェーズ (E-PHASE)、実行完Tステータスを CPU が引き取るリザルトフェーズ (R-PHASE)の3つのフェーズに分類できます。398 ページの図 12 に各コマンドごとのフェーズ 適移を図示してみましたので参考にしてください。

シーク系のコマンドやディスクリード/ライト系のコマンドの場合には E-PHASE の完了 時占で削り込みが発生します。

失頭の Idle (アイドル状態) は仮想的に考えたものです。実際には FDC は、前回のコマン ド処理が完了するとすぐに次のコマンド待ちになりますので、明確なアイドル状態は存在しな いと考えることもできるのですが、フェーズ遷移を考えるうえでは、いったんアイドル状態と 経由するほうが自然なので、図の中には入れておきました。

ディスクのリード/ライトなど、E-PHASEでデータ転送をともなう場合には、CPUや DMAC によってデータ転送を実行します。FDD は、SASIや SCSI のハードディスクのよう

#### ●図·····12 FDC のフェーズ遷移



●図----13 1 バイト分の転送時間

記録方式 メディアタイプ	FM	MFM
2HD*1	32 <sub>//</sub> s	16µs
2DD/2D*1	64,4s	32µs


\*1:2HD/2DDになるのはMFM記録時

な大きなパッファは持っていませんので、FDCからの転送要求に対して必ず規定時間以内に サービスしなくてはなりません。このため、通常は DMAC を使用してデータ転送を行います。 ディスクのメディアタイプと記録方式ことの1パイト分のデータの転送時間を図 13に示しま す。X68000では通常 2 HDフォーマットを使用しますから、16  $\mu$ s 以内にデータの引き取り (リード時)や管き込み(ライト時)を完了させなくてはなりません。

## リザルトステータス

R-PHASE で返されるステータスのうち、リード/ライト系など、多くのコマンドで返され るものが ST 0, ST 1, ST 2 の 3 つのステータスパイトです。それぞれのデータのビット配置 は図 14 図 15 図 16のようになっています。

ST 0の上位2ビットが '11' のときの説明中の状態遷移というのは、ディスクの抜き挿しな どを指すのですが、X 68000 では、この変化は I/O コントローラがとらえるようになっていま · +-






(割り込み要因を示す)

- 11: デバイスに状態遷移があった (Al: Attention Interrupt)
- 10: 与えられたコマンドは無効 (Invalid) であった (IC: Invalid Command)
- 01: コマンドの異常終了(AT: Abnormal Terminate)
- nn: コマンドの正常終了(NT: Normal Terminate)


### ●図·····15 リザルトステータス1(ST1)



#### End of Cylinder

1: コマンド中のEOTパラメータで与えた最終セクタを越えてリード/ライトしようとした

0:通常助作




### **②・4** トラックフォーマット

μPD 72065 が扱うディスクの 1 トラックのフォーマットの詳細を 402 ページの図 17 に示します。INDEX と書いた信号はディスクが 1 回転することに発生するパルス信号で、 5 インチのフロッピーディスクではディスクに望けられた穴を検出して発生しています。

インデックスパルスの後には、トラックの先頭をマークする Gap 4 a、SYNC (同期パターン)、IAM (Index Address Mark)、Gap 1 と続き、その後に各セクタの情報が順に並べら

#### ●図----17 トラックフォーマット



れます。さらに最終セクタの後にはGap4bがきて、1トラックの最後を示します。

各セクタの先頭は、SYNC、IDAM(ID Address Mark)に続いて、C(シリング)、H(ヘ ッド)、R(セクタ)、N(セクタ起)データが競きます。C、H、R、Nは、そのセクタが第何 シリンダ (トラック) の第何セクタなのか、表面なのか、裏面のトラックなのかといったこと を示するのです。セクタの任所のようなものであると考えればよいでしょう。

これらのヘッダの CRCチェックコードに続いて、Gap 2、SYNC が書き込まれ、さらに DAM (Data Address Mark)、または DDAM (Deleted Data Address Mark) が書き込 まれます。通常、この解域は DAM が書き込まれます。この領域が DDAM になっていると、 通常の READ DATA/WRITE DATA コマンドなどでアクセスしたときに、ST 2の CM ピットが 'T' になります。

DAM/DDAM に続いて、実際にリード/ライトを行うデータがあり、最後にこれらの CRC チェックコード、Gap 3 が続きます。

# 5 FDCのコマンド

FDC のコマンドは多くのパラメータを持つため、それぞれのパラメータを略称で呼ぶようになっています。FDC のコマンドの図の中で使用される略称と、その意味の対応関係の一覧を、 図 18 に示しますので参考にしてください。

#### ●図……18 コマンド中の略称とその意味

略称	名称	内 容
МT	Multi track	複数トラックにわたって動作を行うときに'1'にする
MF	MFM Mode	倍密度記録を行うとき、'1'にする(X68000では通常'1'にする)
SK	Skip	DDAM/DAMのセクタをスキップさせたいとき,'1'
HD	Head	ヘッドアドレス。表='0',裏='1'
USO, US1	Unit Select 0/1	ドライブ番号の指定 (X 68000では無意味)
С	Cylinder Number	ディスクのID情報中のシリンダ(トラック)番号
Н	Head Number	// ヘッド番号
R	Record Number	// セクタ番号
N	Record Length	セクタ長コード
EOT	End Of Track	最終セクタ番号
GPL	Gap Length	Gap 3 の書き込みバイト数
GSL	Gap Skip Length	Gap 3 の読み飛ばしバイト数
DTL	DaTa Length	1セクタあたりの処理すべきバイト数(Nが\$00のときだけ有効)
ST0,1,2	Status	リザルトステータス
sc	Sector	WRITE IDコマンド時,1トラックあたりのセクタ数を指定する
D	Data	WRITE IDコマンド時,データエリアに書き込むデータを指定する
STP	Step	SCANコマンド時, \$01なら次のセクタを, \$02なら1つおきに処理する
NCN	Next Cylinder Number	SEEKコマンド時、シーク先のシリンダ番号を指定する
SRT	Step Rate Time	ステップバルス(ヘッド移動信号)の間隔を指定する
HUT	Head Unload Time	ヘッドロード信号(HDLD)がOFFにしてからヘッドが離れるまでの 時間(X68000では無意味)
HLT	Head Load Time	ヘッドロード信号がONにしてからヘッドが安定するまでの時間
ND	Non-DMA Mode	DMA を使わずにデータ転送をするとき, '1'にする

### ®·1 READ DATAコマンド

### **0·01** コマンドフェーズ (C-PHASE)

READ DATA コマンドのフォーマットを図 19 に示します。

C-PHASEでは9バイトのコマンド/パラメータを与えます。それぞれのパラメータの意味 (図 19 参照)は次のようになっています。

#### ●図·····19 READ DATA コマンド

フェーズ	READ/ WRITE	bit 7	6	5	4	3	2	1	bit 0	億考
		.0.	MF	.0.	.0.	.0.	.0.	'1'	'0'	
				_			HD	US1	USO	
						1			実行開始セクタのID情報	
C-PHASE	w					2				X11mm c > > vnois4
CTIMAL	"					N				
					E	T				
					G	ŠL				
					D.	TL				
E-PHASE	R									データ転送
			1		s.	TO				
					S	T1				
			1		S.	T 2				
R-PHASE	R-PHASE R					C				・正常終了時
				3		H				実行終了時のセクタの次のセクタ ID
						R			,	・異常終了時 実行終了時のセクタID
				1		N				9011#C 1 MPV/ E 2 2 10

#### MT: マルチトラック

ディスクの表裏を連続してアクセスするとき、このビットを '1' にします。

#### MF: MFM E-

信密度記録方式 (2 HD や 2 DD) を使用するとき、'1' にします。 X 68000 では通常 '1' に します。

#### SK : SKin DDAM

T'にしておくと、アクセスしようとしたセクタに DDAM (Deleted Data Address Mark) が書き込まれていたとき、そのセクタへのアクセスを飛ばし、次のセクタにアクセスします。'0'になっていると、そのセクタの転送を終了した後、コマンドの実行を終了します。このとき、ST2のCM (Control Mark) ピットがT'になります。

#### HD: Head

アクセスに使用するヘッド番号を指定します。'0' で表面, '1' で裏面側のヘッドの選択にな n + \*

#### US1. US0: Unit Select 0/1

アクセスするドライア番号の指定を行うものです。X 68000ではドライアの選択は I/Oコントローラで行いますので、この指定はドライア選択としての意味はありませんが、SEEK や RECALIBRATE コマンドでは、FDC 内部で保存している各ドライブのシリング番号とのか らみがありますので、実際にアクセスするドライブ番号をセットするようにしてください。

#### C, H, R, N : Cylinder/Head/Record/Length

アクセスするセクタのシリング、ヘッド番号、セクタ番号、1セクタあたりのリード/ライト する大きさを指定します。FDC はディスク上の各セクタのヘッグに書き込まれているC、 H、 R、 N値と、ここで指定されたものを比較し、一致するとアクセスを開始します。通常、これ らの値は3球別へ、する物理的な位置やヘッド番号と一致させます。

もっとも、ここで与えるシリンダ番号やヘッド番号はたんにセクタに書き込んである値と比 較するためのものですから、たとえば、意図的にディスク上のすべてのセクタのCを0にした ようなディスクを作成して、読み出し時にCをすべて0として読み出すといったようなことも できないことではありません

#### FOT : End Of Track

トラック中の最終セクタの番号をセットします。

#### GSL: Gap SKip Length

複数のセクタを連続アクセスするマルチセクタ動作のときに、データ部と次のセクタの ID 部の不連結領域を読み飛ばすためのものです。

#### DTL: DaTa Length

Nの値が\$00 のとき、このデータで1セクタあた0アクセスするデータ長を指定します。Nが

SOO USAのときにはこのデータは意味を持ちません。

図 20 によく使用されるフォーマットごとの各ペラメータの設定値を示しますので参考にしてください。なお、Human 68 K では MFM で 1024 バイト/セクタのフォーマットを採用しています。

●図-----20 セクタフォーマットとパラメータ

フォ	ーマット	FD0	こに与え	るバラン	1-9	
記録方式	セクタサイズ (バイト/セクタ)	N	EOT, SC	GSL	GPL	備考
	128	\$00	\$1A	\$07	\$1B	(IBMディスケット 1)
	256	\$01	\$0F	\$0E	\$2A	(IBMディスケット2)
F14	512	\$02	\$08	\$1B	\$3A	
FM	1024	\$03	\$04	未定	未定	
	2048	\$04	\$02	未定	未定	
	4096	\$05	\$01	未定	未定	
	256	\$01	\$1A	\$0E	\$36	(IBMディスケット 2D)
	512	\$ 02	\$0F	\$1B	\$54	
MFM	1024	\$03	\$08	\$35	\$74	X 68000 標準フォーマット (IBMディスケット 2D)
	2048	\$04	\$04	未定	未定	
	4096	\$05	\$02	未定	未定	
	8192	\$06	\$01	未定	未定	

<sup>( )</sup>内は、8インチFDでのフォーマット名称

### ①・0 2 エグゼキューションフェーズ (E-PHASE)

データ転送を実行します。データ転送を DMA で行う場合には、コマンドを与え終わる前に DMA のセットアップをしておいたほうがよいでしょう。

アクセスの終了は、TC (ターミナルカウント) 端子によって伝えられます。TC で終了か通知されないかぎり、FDC は次のセクタの読み出しを連続して行っていきます。Ne \$00 とし、DTL を 128 末端にしたときは、8 セクタの失頭から DTL バードつをつまみ食いするようにして伝送が行われていきます。

### **3 リザルトフェーズ (R-PHASE)**

R-PHASEでは、ST0,ST1,ST2の3つのリザルトステータスと、終了時のC、H、R、 N値が返されます。C、H、R、Nは、正常終了したときには最後にアクセスしたセクタの次 のセクタのIDが、異常終了したときには終了時のセクタのIDが返されます。

### 9·2 READ DELETED DATAコマンド

コマンドのフォーマットを図 21 に示します。セクタのヘッダ中、データの前が DDAM (Deleted Data Address Mark) になっているセクタを読み出すコマンドです。動作は、

●図-----21 READ DELETED DATA コマンド

1----

フェーズ	READ/ WRITE	bit7	6	. 5	4	3	2	. 1	bit0	備考	
		МТ	MF	SK	'0'	'1'	'1'	'0'	'0'	SK:Skip DAM	
		_			_		HD	US1	US0		
				_		-					
						1				実行開始セクタのID情報	
C-PHASE	w			1		R				XIIIMA C > Y THO IN TO	
				1		N					
					E	т					
					G	SL_					
		Г			D	TL					
E-PHASE	R									データ転送動作	
					S	TO					
					s	T1					
					S	T 2			1		
R-PHASE	R					C					
						H				<ul><li>・正常終了時 実行終了セクタの次のセクタのID</li></ul>	
		R						1		<ul><li>異常終了時 終了時のセクタのID</li></ul>	
						Ņ					

READ DATA コマンドの説明中の DAM を DDAM に、DDAM を DAM に入れ替えたも のに相当します。

たとえば、READ DATA コマンドでは、DDAM になっているセクタを読み出すと、ST2 のCM ビットを'I'にしましたが、このコマンドでは DAM になっているセクタを読み出すと 'I'にかります。

### 9·3 READ IDコマンド

コマンドフォーマットを図 22 に示します。コマンドを受け取ってから最初に見つけた正常 な (xラーのない) セクタの ID 情報 (C, H, R, N) を取り込みます。このコマンドの E-PHASE では FDC がディスクから ID を取り込むだけで、ホスト (CPU/DMA) との間での データ転送は行われません。

●図------22 RFAD ID コマンド

フェーズ	READ/ WRITE	bit7	, 6	. 5	4	. 3	2	, 1	ьно	佛 考
C-PHASE	w	'0'	MF	'0'	'0'	'1'	'0'	'1'	'0'	
CHASE	"		_	-			HD	US1	US0	
E-PHASE	-									エラーのないID情報を見つける
					S	TO				
					S	1				
					S	12				
R-PHASE	R		,			C				
			,			H	_			5 DU 05 45 5 5 1 10 10 45
						R				E-PHASEで読み取ったID情報
						N				

### Ø·4 WRITE IDコマンド

1トラック分のフォーマットを行います。コマンドフォーマットは図23のようになっています。SC、GPLの設定値はREAD DATAのところの図を参照してください。Dバイトは、

#### ■図……23 WRITE ID コマンド

フェーズ	READ/ WRITE	bit 7	6	5	4	3	2	, 1	bit 0	備考
		'0'	MF	'0'	'0'	'1'	'1'	'0'	'1'	
			_		7		HD	US1	US0	
0.50005	R			_		N				
C-PHASE	PHASE R				S	С			,	
					G	PL				
		П				D				
E-PHASE	W									1トラック分のID情報の転送
					S	TO	,			
					s	T1	,			
			1		s	T2		_		
R-PHASE	R			1		c		-		
						н				無意味
			_		_	R				
					_	N				C-PHASE で与えた値

各セクタのデータ部分に書き込む値を指定します。

E-PHASE で与えるのは、各セクタの ID(C, H, R, N)です。 つまり、WRITE ID コマンドの E-PHASE で FDC に転送するデータは、  $4\times($ トラックあたりのセクタ数) となります。

R-PHASE で戻ってくる値のうち、C、H、R は意味を持ちません。N バイトは C-PHASE で与えたNの値がそのまま返されます。

### ®·5 |WRITE DATAコマンド

コマンドフォーマットを 410ページの図 24に示します。指定したセクタにデータの書き込みを行います。E-PHASEのデータ転送方向が逆になるほかは READ DATA コマンドと変わるところはありません。

#### ●図·····24 WRITE DATA コマンド

フェーズ	READ/ WRITE	bit7	6	5	4	3	, 2	, 1	bite	備考
			MF	'6'	'0'	'6'	'1'		'1'	
			_	_			HD	US1	USO	
					-	Ċ.				
						H				実行開始セクタのID情報
C-PHASE	w					R		1		M11MM C / / V/ID M4X
						N		1		<u> </u>
		L			E	ĎΤ		1		
					G	SL.				
					D	TL.				
E-PHASE	W									データ転送
				_	S	10				
					S	T1				
					S	T 2				
R-PHASE	R					Ċ				
						Н				<ul><li>・正常終了時 実行終了セクタの次のセクタのID</li></ul>
						R				・異常終了時 終了時のセクタのID
						N	,			

### Ø·6 | WRITE DELETED DATAコマンド

コマンドフォーマットを図 25に示します。セクタのヘッダ中に DAM のかわりに DDAM を書き込むほかは WRITE DATA コマンドと同様です。

<b>▲</b> ♥125			

フェーズ	READ/	bit 7	6	5	. 4	. 3	2	, 1	bit 0	備考						
		мт	MF	sĸ	'0'	'0'	'1'	'1'	'0'	SK:Skip DDAM						
			_				HD	US1	US0							
					,	Ç		_								
						Н				実行開始セクタのID情報						
C-PHASE	w					R				SCITIMAN C > S OND IN 4K						
						Ņ										
					E	ОТ	1		-							
					G	SL										
		Г	_	-	D	TL										
E-PHASE	R				-					データ転送動作						
					s	TO		1								
			,	_	S	T1	1									
			-	-	S	T2	1		_							
R-PHASE	R		-			Ċ		-	_							
				-		H				<ul><li>・正常終了時 実行終了セクタの次のセクタのI</li></ul>						
			R							・異常終了時 終了時のセクタのID						
					1	N	1	'	-							

### 9·7 | READ DIAGNOSTICコマンド

コマンドフォーマットは 412ページの図 26のようになっています。READ DATA コマンドとよく似ているのですが、INDEX 信号の直後のセクタからエラーの有無に関係なく強制的に読み出していく点が異なります。コマンド中のC、H、R、Nがセクタのものと一致しなくても、ST1の ND(No Data)ピットを 'T' にするだけで処理を継続し、正常終了します。 ID やデータの CRC エラーがあっても、ST1の DE (Data Error) や ST2の DD (Data Error in Data Field) ピットを 'T' にするだけで正常終了します。

DDAM を検出すると、ST 2 の CM (Control Mark) ビットを '1' にしますが、処理は継続します。

●図·····26 READ DIAGNOSTIC コマンド


フェーズ	READ/ WRITE	bit7	Б	5	4	3	2	, 1	bit0	備考
		МТ	MF	,0,	'0'	'1'	'0'	'0' US1	'1' US0	
			-	_		C				
			_	_	_	H	-		実行開始セクタのID情報	
C-PHASE	SE W	_	-	-		R 	-	-	-	
			-	_	E	DT.	-			
			-	_	GS	-				
					D.	TL		,		
E-PHASE	W									データ転送
					S	TO				
					S	T1		_		
					ST	Γ2				
R-PHASE	HASE R				-	Ċ				
						H				・正常終了時 実行終了時のセクタの次のセクタID
						R				・異常終了時 実行終了時のセクタID
						N				

コマンド終了時に読み取れるエラーステータスは, 処理中に起きたすべてのエラー条件の論 理和となっています。

## 9-8 | SCAN EQUAL/SCAN LOW OR EQUAL/SCAN HIGH OR EQUAL

各コマンドのフォーマットを図 27、図 28、図 29に示します。指定したセクタの内容と、ホストから FDC に書き込むデータの比較を行います。データはセクタの先頭データから順に比較されていきます。ただし、ホストから FDC に書き込んだデータがSFF であるときは、そのパイトの比較は行われず、等しいものとして扱われます。

●図·····27 SCAN EQUAL コマンド



SCAN EQUAL は比較したセクタの内容がすべて等しいときに、SCAN LOW OR EQUAL はすべてが一致するか、一致しなかった最初のデータを比べたときに、ディスクから 読み取ったほうかいさいとき、SCAN HIGH OR EQUAL はすべてが一致するか、最初に一 致しなかったアータを比べたときに、ディスクから読み取ったデータが大きかったときに正常 終了します。

#### ●図·····28 SCAN LOW OR EQUAL コマンド

フェーズ	READ/ WRITE	bst7	. 6	. 5	. 4	. 3	2	1	bit0	備考					
		MT	MF	SK	'1'	'n	'0'	'0'	111						
				_	-		HD	US1	USO						
						c									
						H				実行開始セクタのID情報					
C-PHASE	w					R									
						N									
					E	ÞΤ									
					G	SL.									
					S	ĪΡ									
E-PHASE	W									データ比較					
					S	ΓO									
					S	1									
					S	T 2									
R-PHASE	R														
						1									
						2				最終比較セクタのID情報					
						N	-								

#### ●図----29 SCAN HIGH OR EQUAL コマンド


フェーズ	READ/ WRITE	bit 7	6	5	4	3	. 2	, 1	bit 0	備考					
		МТ	MF	SK	'1'	'1'	'1'	'0'	'1'						
				-	-		HD	US1	US0						
						C									
						Н				- 実行開始セクタのID情報					
C-PHASE	W					R									
						N									
				-	E	OT.									
					G	SL									
					s	TP		-							
E-PHASE	W		-		-					データ比較					
					S	ΤO									
					S	T1									
				+	S	T 2	+	1							
R-PHASE	R		-			C									
			-			H									
				-		R				最終比較セクタのID情報					
			-	+	+	N	+	+	1						

### Ø·g SEEKコマンド

コマンドフォーマットは 416ページの図 30のようになっています。ヘッドを指定したシリングに移動します。PDC は前向のヘッド位置を覚えており、ヘッドの移動方向の管理や移動する量は FDC が自動的に判断し、ヘッドを移動させますので、CPU がコマンドで与えるのは、目的のシリング番号だけですむようになっています。

なんらかの原因で、FDC が管理しているシリンダ番号と実際のヘッド位置が不一致になったような場合は、リード/ライトなどを行ったときにコマンド中の ID とセクタの ID が一致しないため、エラーとなります。このようなときはに次に説明する RECALIBRATE コマンド を使って、FDC の管理しているシリンダ番号と実際のドライブのヘッド位置をともに 0 に初期化します。

#### ●図-----30 SEEK コマンド



SEEK 動作の終了は割り込みで通知されます。割り込みが発生したとき、FDC ステータスレジスタの DIO ピットが '0' になっていることを確認したら、SENSE INTERRUPT STA TUS コマンドを送って ST 0 を引き取ります。

### 9·10 RECALIBRATEコマンド

コマンドフォーマットは図31のようになっています。FDC 内部で管理しているシリンダ番号と実際のFDDのヘッド位置をともに0にします。SEEK コマンドと似ていますが、SEEKはFDC が内部で管理しているシリンダ番号と、与えられたシリンダ番号の差分のヘッド移動を行うものであるのに対し、RECALIBRATE コマンドは、FDDがハード的に持っている0トラック検出機構から出力される信号(TRK 00)を使用し、この信号が出力されるまでヘッドを移動させていく点が異なります。

FDDを使用しはじめるときや、ディスクのリードエラーが起きたときなどに、ヘッド位置を 初期化し、FDCの管理しているシリング位置と一致させるために使用されます。

このコマンドは FDDへのアクセスだけで、ディスクへのアクセスをともなわないため、 X 68000 では FDD が接続されているか否かのチェックに使用しているというのは前にも述べ たとおりです。

RECALIBRATE コマンドの動作の終了も割り込みで通知されます。割り込みが発生した

●図·····31 RECALIBRATE コマンド

フェーズ	READ/ WRITE	bit 7	6	5	4	3	2	, 1	bit 0	備考
0.0000	w	.0.	'0'	,0,	'0'	'0'	'1'	'1'	'1'	
C-PHASE	"		_	_	-			US1	USO	
E-PHASE	-									リキャリブレート動作

とき、FDC ステータスレジスタの DIO ビットが '0' になっていることを確認したら、SENSE INTERRUPT STATUS コマンドを送って ST0 を引き取ります。

### **0·11** | SENSE INTERRUPT STATUSコマンド

コマンドフォーマットは図32のようになっています。割り込みが発生したとき、FDCステータスレジスタの DIO ピットが10 になっていた場合、このコマンドを発行して ST0とコマンド終了時のヘッドのシリング位置を引き取ります。

#### ●図·····32 SENSE INTERRUPT STATUS コマンド

フェーズ	READ/ WRITE	bit 7	6	5	4	3	2	1	bit 0	備考
C-PHASE	W	'0'	'0'	'0'	'0'	'1'	,0,	,0,	,0,	
E-PHASE	R				S	го				
E-PHASE	К				P	CN				コマンド終了時のシリンダ位置

### 9.12 SENSE DEVICE STATUSコマンド

コマンドフォーマットは図33のようになっています。このコマンドを使うと、FDCに入力 される FDD のステータスラインの状態が読み出されます。リザルトステータスで引き取られ るステータス (ST3) の内容は418ページの図34のようになっています。

#### ●図······33 SENSE DEVICE STATUS コマンド



#### ●図……34 リザルトステータス 3 (ST 3)



### 9·13 SPECIFYコマンド

ディスクドライブの種別ごとに設定が必要なパラメータの設定を行います。コマンドフォーマットは図35のようになっています。

SRT (STEP RATE TIME) は、ステップパルス (ヘッド移動信号) の間隔を設定するものです。 X 68000 の内蔵ドライブの場合は 3 ms です。

HUT (HEAD UNLOAD TIME) は、ディスクのリード/ライト系コマンドが終了してから、ヘッドをアンロード状態 (ディスクから離れた状態) にするまでの時間を設定します。この時間以内に再度アクセスがなかった場合には、次のリード/ライト系コマンドが発行されてから実際のアクセス開始まで HLT で指定した時間がとられることになります。

HLT (HEAD LOAD TIME) は、ディスクのリード/ライト系コマンドの実行開始時、ヘッドがロード状態(ディスクに接触し、安定した状態)になるまでの待ち時間を設定します。

#### ●図·····35 SPECIFY コマンド

	フェーズ	REAP/	bit 7	6	5	4	3	2	1	bit 0	備考
ĺ			'0'	'0'	'0'	'0'	'0'	'0'	'1'	'1'	
	C-PHASE	w		SR	т			HU	т		
						HLT				ND	

8インチタイプの FDDや、5インチタイプでも厚型のものでは、ヘッドが物理的にディスクと 接触/部限動作をするようになっており、名前のとおり、ロード/アンロードだったのですが、 X 68000 内)疏ドライアではヘッドはつねにディスクと接触状態にありますので、これらのパ ラメータは名目だけです。HUT を長めにしておくと、少し間をあけながら連続してアクセスす るとき、 HLT 分の期間が不要になりますので、アクセスが若干流流になります。

ND ピットはリード/ライト系コマンドの E-PHASE のデータ転送を CPU で行うか、 DMA で行うかを設定するものです。 'I' にすると CPUによる転送。'0' にすると DMA によ る転送になります。 X 68000 では、とくに理由のないかぎり、 DMA モードで使うのが普通で しょう。

SRT, HUT, HLT の各パラメータの設定値とそれぞれの時間の関係は図 36 のようになっ

●図·····36 SRT, HUT, HLT の設定値と時間

						単位:m:
設定値		2HD			2DD/2D	-
ILA C IIII	SRT	HUT	HLT	SRT	HUT	HLT
\$ 00	16	禁止	禁止	32	禁止	禁止
\$ 01	15	16	2	30	32	4
\$ 02	14	32	4	28	64	8
\$ 03	13	48	6	26	96	12
\$ 04	12	64	8	24	128	16
\$ 05	11	80	10	22	160	20
\$ 06	10	96	12	20	192	24
\$ 07	9	112	14	18	224	28
\$ 08	8	128	16	16	256	32
\$ 09	7	144	18	14	288	36
\$ <b>0</b> A	6	160	20	12	320	40
\$ 0B	5	176	22	10	352	44
\$ 0C	4	192	24	8	384	48
\$0D	3	208	26	6	416	52
\$ 0E	2	224	28	4	448	56
\$ OF	1	240	30	2	480	60
\$10	/		32			64
\$11			34			68
: =	-	-	-	ŗ	-	-
\$7E			252			504
\$7F	7		254			508

### 9·14 SET STANDBYコマンド

コマンドは図37のようになっています。

SET STANDBY コマンドは、FDCの内部クロックを停止させ、スタンバイ状態にします。 このコマンドには E-PHASE も R-PHASE もなく、書き込んでから約3 μs 後にスタンバイ 状態に移行します。この状態でも FDC の内部状態や出力端子の状態は保持されます。クロック が停止するため、消費電流は少なくなりますが、X 68000 のように AC 電源で動いているよう なものの場合にはあまり遊泳がないコマンドです。

#### ●図·····37 SET STANDBY コマンド

フェーズ	READ/ WRITE	bit 7	6	5	4	3	2	1	bit 0	備考
C-PHASE	W	'0'	'0'	'1'	'1'	'0'	'1'	,0,	'1'	

### @·15 | RESTE STANDBYコマンド

スタンパイ状態を解除します。コマンドは図38のようになっています。このコマンドは、 FDC内部ではINVALID (無効) コマンドと同じ扱いであり、R-PHASEでST0を引き取る必要があります。

#### ●図·····38 RESET STANDBY コマンド

フェーズ	READ/ WRITE	bit 7	6	5	4	3	2	. 1	bito	備考
C-PHASE	W	,0,	'0'	'1'	'1'	'0'	'1'	.0,	'0'	
R-PHASE	R				S	го				\$80が返ってくる

### ®·16 SOFTWARE RESETコマンド

コマンドは図39のようになっています。このコマンドはFDCをリセット(初期代)し、ハード的なリセットがかかったのと同じ状態にします。このコマンドは任意のタイミングで与えることができます。

#### ●図·····39 SOFTWARE RESET コマンド

I	フェーズ	READ/ WRITE	bit 7	6	5	4	3	2	1	bit 0	備考
	C-PHASE	W	'0'	'0'.	'1'	'1'	'0'	'1'	'1'	'0'	

### 9·17 FDCパラメータ/ステータス一覧

FDCのコマンドに付随するパラメータと、R-PHASEで受け取るステータスの一覧を 422 ページの図 40 にまとめてみました。パラメークは図の左側から右に順に○印のついているものを送り、ステータスは同じく左から右に○印のついているものを引き取っていくようにします。

●図……40 FDC パラメータ/ステータス一覧

1					U	표	ASE	è	C-PHASE跡のパラメータ	\$					F. PHSE				ď	R-PHASE	Щ			
マント	O	I	œ	z	EOT	SC	GSL	GPL DTL	DTL	0	STP	NCN	SRT/	글	PEAD/ WRITE	STO	ST1	ST2	O	ж	œ	z	PCN	ST3
READ DATA	0	0	0	0	0		0		0						œ	0	0	0	0	0	0	0		
READ DELETED DATA	0	0	0	0	0		0		0						œ	0	0	0	0	0	0	0		
READ ID															1	0	0	0	0	0	0	0		
WRITE ID				0		0		0		0					*									
WRITE DATA	0	0	0	0	0		0		0						≥	0	0	0	0	0	0	0		
WRITE DELETED DATA	0	0	0	0	0		0		0						3	0	0	0	0	0	0	0		
READ DIAGNOSTIC	0	0	0	0	0		0		0						œ	0	0	0	0	0	0	0		
SCAN EQUAL	0	0	0	0	0		0				0				3	0	0	0	0	0	0	0		
SCAN LOW OR EOUAL	0	0	0	0	0		0				0				>	0	0	0	0	0	0	0		
SCAN HIGH OR EQUAL	0	0	0	0	0		0				0				3	0	0	0	0	0	0	0		
SEEK												0			1									
RECALIBRATE															1									
SENSE INTER- RUPT STATUS															1	0							0	
SENSE DEVICE STATUS															1									0
SPECIFY													0	0	1									
SET STANDBY															1									
RESET STANDBY															1	0								
SOFTWARE RESET															1									



### サンプルプログラム

FDC アクセスのサンプルプログラムとして、フロッピーディスクの読み取りを行うプログ ラムを作成してみました。パラメータでブロック番号を与えると、ブロック番号をトラック(シ リング)、ヘッド、セクタの各番号に変換して読み出しを行います。

アクセスを開始したときにモータの回転が停止していると、起動時間(約0.5 s) だけ待たな いとドライブがレディ状態にならないため、このプログラムではドライブの READY 信号が プ! になるまで SENSE DRIVE STATUS コマンドを繰り返し送り続けるようにしていま セ

また、このプログラムでは割り込みを使用しないため、FDC割り込みを禁止しています。これを行っておかないと、割り込みが発生したとたんに Human 68 Kの FDC割り込み処理が行われてしまい、つじつまがあわなくなってしまいます。

#### ●リスト……1 フロッピーディスク読み込み

```
/*
 * FDCアクセステスト
 * XC ではvolatile がサポートされていないため、
 * 次の一行を入れてvolatileを無効にしてください
 * #define volatile
 */
#include (doslib h)
struct DMAREG {
   unsigned char csr;
   unsigned char cer;
   unsigned short sparel:
   unsigned char der:
   unsigned char ocr:
   unsigned char scr;
   unsigned char ccr:
   unsigned short spare2:
   unsigned short mtc:
   unsigned char *mar:
    unsigned long spare3;
   unsigned char *dar;
    unsigned short spare4;
```

```
unsigned short btc:
     unsigned char
                    *bar:
     unsigned long
                    spare5:
     unsigned char
                    spare6:
     unsigned char
                    niv:
     unsigned char spare7:
     unsigned char
                    eiv:
     unsigned char
                    spare8:
                    mfc:
     unsigned char
     unsigned short spare9;
     unsigned char spare10:
    unsigned char cpr:
    unsigned short sparell:
     unsigned char spare12:
     unsigned char dfc:
    unsigned long spare13:
    unsigned short spare14:
    unsigned char spare15:
    unsigned char bfc:
    unsigned long spare16;
    unsigned char spare17;
    unsigned char gcr:
volatile struct DMAREG *dma-
volatile unsigned char *fdc_stat = (unsigned char *)0xe94001;
volatile unsigned char *fdc_data = (unsigned char *)0xe94003;
volatile unsigned char *fdd_sel = (unsigned char *)0xe94007;
volatile unsigned char *int_stat = (unsigned char *)0xe9c001;
#define BUFSIZE 0x400
unsigned char diskbuf[BUFSIZE];
void main():
void fd_wait_ready();
void fd seek():
void motor_on();
void motor off():
unsigned int fdc sense int stat():
void fdc int mask():
void fdc send command():
void fdc_read status();
void fdc send():
unsigned int fdc read();
```

```
void dma setup():
void dma start().
void dma stop():
void wait complete():
void clear flag():
void main(argc, argv)
    int argc:
           *argv[]:
    char
    unsigned int i. i. block, track, sector, head;
    unsigned char c:
    if (argc < 2)
        block = 0
           block = atoi(argv[1]):
    printf("block # = %dYn", block);
    printf(" Track = %dYn", track = block >> 4);
    printf(" Head = %d\n" head = (block & 0x8) >> 3);
    printf(" Sector = %dYn", sector = (block & 0x7)+1);
    SUPER(0):
    fdc int mask():
    printf("Motor ON!Yn"):
    motor on():
    printf("Wait Ready!Yn"):
    fd wait ready():
    printf("SEEK!¥n"):
    fd seek(track):
    dma = (struct DMAREG *)0xe84000:
    clear flag():
    dma setup():
    dma start():
    printf("READ DATA!Yn"):
    fdc send command(track head, sector):
    printf("Wait Complete!Yn"):
    wait complete():
    printf("Read Status =");
    fdc read status():
    for (i=0; i<BUFSIZE: i+=0x10) {
        for (i=0: j<0x10: i++)
            printf("%02X ", diskbuf[i+j]);
        for (i=0: i<0x10: j++) {
            c = diskbuf[i+i];
            if ((c < 0x20) | | (c >= 0xe0) | | ((c >= 0x80) && (c < 0xa0)))
                printf("."):
            else printf("%c", diskbuf[i+i]);
```

```
printf("Yn"):
   motor_off();
    fdc int umask():
void fd_wait_ready()
   do {
        fdc send(0x04):
        fdc send(0x00);
    } while((fdc read() & 0x20) == 0);
void fd_seek(track)
    unsigned int track;
    fdc_send(0x0f);
    fdc send(0x00):
    fdc send(track):
    fdc sense int stat();
unsigned int fdc_sense_int_stat()
   unsigned int
                  stat:
    while(!(*int stat & 0x80))
    fdc send(0x08):
   printf("Interrupt Status = ");
   printf("%02X ", stat = fdc_read());
   printf("%02XYn", fdc_read());
    return(stat):
void motor on()
    *fdd sel = 0x80:
void motor off()
   *fdd_sel = 0x00:
```

```
void fdc int mask()
    *int stat &= 0xfb:
fdc int umask()
    *int stat |= 0x4:
void fdc send command(trk, head, sect)
    unsigned int trk, head, sect;
    fdc send(0x46):
                      /* Command
                                      */
    fdc send(head <<2); /* HD/US1/US0
                                      */
    fdc send(trk):
                     /* Cvlinder
   fdc_send(head):
                     /* Head
                     /* Record(Sector)
    fdc send(sect):
                     /* Num(Block Length)
   fdc send(0x03):
    fdc_send(0x08):
                     /* E0T
                                      */
                     /* GSL
    fdc send(0x35):
                                      */
                     /* DTL(Not Used) */
    fdc send(0x00):
void fdc read status()
    unsigned int i:
    for (i = 0: i < 0x7: i++)
       printf(" %02X", fdc_read());
    printf("Yn"):
void fdc_send(dat)
    unsigned int
                  dat:
    unsigned int stat:
    printf("Send:-%02XYn", dat):
    while((*fdc stat & 0xc0) != 0x80)
    *fdc data = dat:
unsigned int fdc_read()
    while((*fdc stat & 0xc0) != 0xc0)
```

```
return(*fdc data);
void dma setup()
    dma \rightarrow dcr = 0x80;
    dma->oer = 0xb2;
    dma->scr = 0x04:
    dma->ccr = 0x00;
    dma->epr = 0x08;
    dma \rightarrow mfc = 0x05:
    dma->dfc = 0x05:
    dma->mtc = BUFS1ZE:
    dma->mar = diskbuf:
   dma->dar = (unsigned char *)fdc_data;
void dma_start()
    dma->ccr |= 0x80;
void wait complete()
    while(!(dma->csr & 0x90))
void clear_flag()
    dma->csr = 0xff:
```

# \*SASI

初代機以来、ハードディスクインタフェースとして採用され てきた SASI インタフェースは、専用 LSI もなく、比較的簡 素な作りになっています。ここでは、SASI バスの扱いや SASI ディスクへのコマンドについて説明します。

### SASIバスの概要


SASI (Shugart Associates System Interface) は、米国シュガート社が自社のハードディスクインタフェースとして設計したものです。パソコンの外付けハードディスク用のインタフェースとして普及し、利用されてきましたが、最近は SASI をもとに ANSI (American National Standard Institute) で標準化が行われた SCSIパスに移行してきています。 X 68000 でも、外付けハードディスクインタフェースとしては初代歳以来 SASI インタフェースが整備されてきましたが、SUPER、XVI などでは SCSI (変更されています。

### O·I SASIディスクの構成

SASIバスでは、バス上に最大8つのコントローラが接続できるようになっており、それぞれ 固有の番号(ID)が振られています。また、SASIコマンドでは各コントローラの ID とは別に 論理ユニット番号というものを設け、各コントローラの下に最大8台までのデバイスが核較で きるようになっているため、理論上は近た6台台までのデバイスが核核できることになります。 ただし、市販されているほとんどのコントローラでは論理ユニット番号のうち'0'と'1'しかサポ ートされておらず、また、Human 68 Kでも、それに等しているため、実際に使用できるのは 16台までとなっています。SASIハードディスクの接触例包1に示します。

また、ハードディスク内歳機では内臓ディスクに IDを1つ使用してしまいますので、外部に 接続できるのは14台、内部とあわせて15台までのディスクが使用可能となります。

#### ●図·····1 SASIハードディスクの接続




SASI バスによるアクセスでは、ホスト (この場合は X 68000) がデバイスをリード/ライト するのは一定の大きさのプロックと呼ばれる単位で行われ、ディスクの先頭から顕常に振った プロック番号によって、とのブロックをアクセスするかを指定します。プロック番号からトラ ック番号やセクタ番号などへの変換はバードディスクコントローラ側で行いますので、ホスト は実際のディスク上にどのようにデータが記録されているかを気にすることなく、単純にアク セスするプロック番号を指定するだけですむわけです。プロックの大きさは X 68000 用のディ スクでは 256 ベイトとなっています。

### 0·2 SASIバス信号

SASI バスの信号を図2に示します。SASI バスは、8 ビットのデータバスと8 本の制御信号 から構成されています。SASI バスの信号はどれも反転信号となっており、X 68000 側で"1'を セットすると、バス上は"Low"レベルに、"0"だと"High"レベルになります。それぞれの信号の意 味は次のようになっています。

#### ●図…… 2 SASI バス信号



### **0**·**0**1 DATA (データバス)

8 ビットの DATA ラインは、ホストとコントローラの間のコマンドやデータ、ステータスのやりとりなどを行うために使用されます。

### 0.02 SEL (Select)

ホストが8台のコントローラの中からどれをアクセスするかを決めるために使用します。

### 0.03 BSY (BUSY)

SASIバスが使用中であることを示す信号で、コントローラ側が出力します。ホストから選択されたコントローラは BSY 信号を'1' ('Low'レベル) にし、以後、コマンドの処理が完了するまで、BUSY 状態を継続します。

### 0.04 REQ (Request)

コントローラがホストにデータ転送を要求していることを示す信号です。通常は『O'(High' レベル)で、要実時! (Low'レベル)になります。ホストは、REQ信号に対してデータの読 み出しや書き込みを行った後、ACK信号で応答します。

### 0.05 ACK (Acknowlege)

REQ信号に対し、ホストか応答を示すために使用する信号です。リード要求だった場合には DATA ライン上のデークを引き取った後に、ライト要求だった場合には DATA ライン上に データをセットした後に ACK を'1'('Low'レベル)にし、コントローラが REQ を'0'にしたら ACK を'0'に戻すことで1回分のデータ転送が終了します。このようなやりとりの方法を REQ -ACK ハンドシェークと呼ぶこともあります。

### 0.06 I/O (Input/Output)

コントローラがホストに対して DATA ラインの方向 (データの引き取りを要求しているのか、書き込みを要求しているのか) を示すために使用されます。 T' (\*Low'レベル) のときには コントローラからホスト (Input) 方向、'0'のときにはホストからコントローラ (Output) 方向であることを示します。

### 0.07 C/D (Command/Data)

DATA ラインの内容がデータであるのか、コマンド/ステータスであるのかを示します。'0' ('High'レベル) のときにはデータであることを示します。

### 0.08 MSG (Message)

I/O, C/D ラインと組み合わされて、DATA ラインの内容がメッセージパイトであることを 示します。メッセージパイトは、パス動作の最後に転送されるため、この信号が'1'('Low'レベル') のとき、パス動作の最後のサイクルであることを示すと考えることもできます。

### 0.09 RST

ホストがSASIバスを初期化するために使用する信号です。この信号を1'('Low'レベル) にすると、SASIバス上のコントローラはすべてリセットされます。データライト中であっても 強制的にリセットされますので、使用にあたっては十分注意してください。

### 0·3 SASIバスのフェーズ遷移

SASI バスはいくつかのバス状態を移行しながら動作します。この各状態をフェーズと呼びます。SASI の基本的なフェーズ遷移は434ページの図3のようになっています。

#### ●図……3 SASIバス遷移図



### 0.01 バスフリーフェーズ

バスが使用されていない状態であり、バス動作はここからスタートします。 リセット後、バスはこの状態になります。

### 0・02 セレクションフェーズ

ホスト (X 68000) が SASI上の 8 つのコントローラの中からどれを使用するかを決めるフェーズです。

### 0・03 コマンドフェーズ

セレクションフェーズで選択したコントローラに対して何を行うかを伝えるフェーズです。 コマンドがディスクのリード/ライトやコントローラのステークス読み出しなど、データ転送を 必要とするものであった場合にはデータ転送フェーズに、必要ない場合にはステータスフェー ズに移行します。

### 0・0 4 データ転送フェーズ

ホストとコントローラの間でデータの転送を行うフェーズです。転送するデータ量は、コマンドフェーズで与えたコマンドやパラメータで決まります。

### 0・05 ステータスフェーズ

コントローラがホストに対してコマンドの実行結果を知らせるもので、1パイトのデータが 返されます。正常終了した場合は800、なんらかのエラーがあった場合には800以外のデータ (端常、802を返すようです)が返されます。ホストは800以外が退されたら、REQUEST SENSE STATUS コマンドを使ってセンスステータスを引き取るようにします。

### 0.06 メッセージフェーズ

転送サイクルの最後に行われるフェーズです。メッセージバイトと呼ばれる1パイトデータ が返されます。一般的な SASI デバイスでは\$00(コマンドコンプリートメッセージ) を返すだ けのようです。

### 0·4 SASIのバス動作

SASI バスのおおまかな動作について説明しましたので、次に SASI バスの動作を信号線の 動きから見ていきましょう。図4にパスフリーフェーズから始まってふたたびバスフリーフェ ーズに戻るまでの SASI バスの動作の例を示します。この図では信号線が上にあるときが'!' (実際のバス上は'Low'レベル)、下にあるときが'!' (バス上は'High'レベル) となっています。 また、これらの信号のうち、ホスト (X 68000) 側が操作するのは SEL と ACK のみで、残り はすべてコントローラ (ハードディスク) 側が動かす信号です。データラインは省略していま す。

### 0.01 バスフリーフェーズ


バスフリーフェーズ時は、すべての信号は"0"になっています。ホストは、バスがこの状態に あることを確認してからセレクションフェーズを開始します。


### 0.02 セレクションフェーズ

ホストは、バス上に  $\Pi$ 香号をセットして、SEL信号を"I"にします。ID香号は、0-7がそれぞれデークラインのビット0-ビット 7に対応しており、選択したいコントローラの ID香号に対応するビットだけが"I"となったデークをバス上に出力します。たとえば、ID0のコントローラを選択するときは501、ID3なら508をバス上に出力させるわけです。

セレクションがうまくいくと、選択されたコントローラが BSY 信号を'I'にして応答してき ますので、SELを'0'に戻してセレクションフェーズを終了します。BSY 信号は、最後のメッ セージフェーズが終了するまで'I'になったままになります。これによって、SASIバスが現在

#### ■図……4 SASIバス動作例





動作中であるか否かを判断することができます。

いつまでも BSY にならないときは、コントローラが存在しないものと見なして、SEL を'0' に戻し、エラー終了させればよいでしょう。

X 68000 ではセレクション用のボートがあり、そこにデータを書き込むと自動的にデータが 出た後、SEL 信号が動作するようになっています。

## 0.03 コマンドフェーズ

セレクションが終了すると、コントローラからコマンドの転送要求がきます。 I/O、C/D、 MSG は、それぞれが、『L、『ケ (アウトブット方向、コマンド、メッセージではない)となり、 REQ 信号が1"となってホストにコマンド転送を要求しますので、ホストはコマンドをデータ ラインにセットした後、ACK を"I"にしてコントローラに応答します。

コントローラは、ACK を受け取ると REQ をりに戻しますので、ホストはこれをみて ACK 伝导をりに戻します。

このような REQ-ACK ハンドシェークを繰り返して、コマンドとそれに付随するパラメー タをコントローラに与えて、コマンドフェーズが終了します。SASI ディスクの基本的なコマン ドはすべて 6 パイト長ですので、ほとんどの場合、REQ-ACK ハンドシェークは 6 回行われる ことになります。

X 68000では、データボートにアクセスすると、自動炉に ACK 信号を返してくれるように なっていますので、ACK 信号の操作を気にする必要はなく、REQ 信号の監視だけをしていれ ばよいようになっています。

## 0.04 データ転送フェーズ

データ転送フェーズでは、コントローラは C/D を'0'に戻し、ホストからの書き込みの場合には I/O を'0'、読み出しの場合には I/O を'1'とします。 MSG は'0'のまま保持されます。

信号線をこの状態に保ったまま、ふたたび REQ-ACK ハンドシェークを行って必要な数の データのやりとりが行われます。コマンドフェーズのときと同じようにデータボートへのアク セスで自動的にハンドシェークを行ってくれます。

データ転送はCPUで1つ1つ送るだけでなく、DMA で行うこともできます。後で紹介する サンブルプログラムでは、データ転送フェーズを DMA 転送で行っていますので参考にしてく ださい。

#### 0.05 ステータスフェーズ

ステータスフェーズは、C/D、I/OともT/となり、1バイトのステータスバイトを送ってきます。ホストは、REQ-ACK ハンドシェークでこのデータを引き取ります。

### 0.06 メッセージフェーズ

コントローラ側はステータスフェーズが終了すると、MSG 信号を1ドしてメッセージフェーズであることを示し、メッセージンバトの引き取りを要求してきます。ホストは、REQ-ACK ハンドシェークによって、このデータを引き取ります。これにより一速のバス動作が終了しますので、コントローラは BSY を含め、すべての信号を'0'にし、バスフリーフェーズに復帰します。

## ●·5 SASIインタフェースポート一覧

SASIバスを制御するための I/O ポートは図5のようになっています。

#### ●図····· 5 SASIインタフェース ポートアドレス一覧

アドレス	READ/ WRITE	ы 7	bit 6	bit 5	bit 4	bit 3	bit 2	bit 1	bit 0	備考
\$E96001	R/W				DA	TA				SASIデータ入出力
	R		'0'		MSG	C/D	1/0	BSY	REQ	SASIステータス入力
\$E96003	w			_	DA	TA		-		SEL信号を'0'(Hレベル)にする (DATAはSASIバスに出力される)
\$E 96005	w		_		デー:	9任道	ţ			RST信号を約300µs間'1'(Lレベル) にする
\$E 96007	W	T	-	_	DA	TA			_	DATAをSASIバスに出力するとともに SEL信号を'1'(Lレベル)にする

\$E96003 番地は、読み出すと SASI の制御信号の状態が確認できます。CPU は、このポートを読み出すことで、現在のフェーズなどを知ることができます。

\$E96003、\$E96007番地の書き込みボートはセレクションフェーズ用につくられたボートで、データを書き込むと、そのデータが SASIバスに出力されるとともに、SEL信号が0ないし、1にセットされます。\$E96003番地への書き込みデータは通常800にします。

\$E96005 番地への書き込みは、SASIバスの RESET 信号を一定期間11にする信号です。このボートに書き込みを行うと、SASI上に接続されたハードディスクはすべてリセットされます。ディスクのリード/ライト中であってら強制的にリセットしてしまいますので、使用にあたっては十つ作業してください。

## 0·6 SASIのコマンド

SASIディスクで使用するコマンドは図6のような6バイトデータになっています。この6 バイトデータを転送順序どおり上から順にコントローラに送るわけです。

先頭の1パイト目はディスク側が行うべき内容を示すもので、オペレーションコードと呼ばれます。オペレーションコードはさらに上位3ビットと下位5ビットに分けられ、上位3ビットで、そのコマンドが一般的な用途なのか、メーカ独信のコマンドなのかといったクラス分けを行うようになっています。通常使うコマンドはクラス0ですので、上位3ビットはすべて'0'になっています。

次のバイトの上位3ビットは論理ユニット番号です。3ビットありますので、1つのIDの下 に最大8個のユニットまで接続できるわけですが、実際には論理ユニット番号として使われて いるのは0と1だけですので、上位2ビットはつねに'0'となります。

●⊠ 6	SASI	コマン	ドの一輪形

転送順序	bit7	bit6	bit5	bit4	bit3	bit2	bit 1	bit0	備考
0	コマ	ンドク	ラス		コマ	ンド=	- F		オペレーションコード
1	論理:	ユニッ	쫉号	論	理ア	ドレス	(上1	並)	
2			論理:	アドレ	ユニット番号。 アクセス開始ブロック				
3			論理:	アドレ					
4			セク	タブ	פים	ク数			アクセスブロック数
5			コン	h 🗆 -	-ル/	イト			通常すべて'0'で可

論理アドレスとセクタブロック数は、データをリード/ライトするときに有効なもので、リード/ライトを開始するブロック番号と、リード/ライトするブロックの数を指定します。1ブロックのサイズはX68000では256パイトとなっています。

最後のコントロールバイトは、SCSIでは複数コマンドを連続実行するためのフラグなどに 使われていますが、SASIではメーカによって扱いが異なるようですので、800で使用するのが 無難です。

# 0·7 SASIの主要コマンド

SASIディスクのコマンドは、ディスクのリード/ライトなど、ごく基本的なもの以外に各メーカが独自に追加したものが数多くあり、「規格」とはとてもいえないような状況です。ここでは、これらの独自コマンドは無視し、どのメーカのものであってもほぼ備えていると思われる、主要な6つのコマンドについて説明しておくことにします。これらのコマンドの一覧を図7に示します。

なお、図8以降のコマンドの図の中で結構が可いてあるビットは未使用の場合が多いのです が、メーカによっては勝手にメーカ強信の機能にとえば、FORMAT DRIVE コマンドの論 理アドレス部を、フォーマットを開始するブロック番号とするなど)に使用している場合があ りますので、すべてでにしておくようにしてください。

■図……7 SASIの主要コマンド

コマン	・ドの1バー	( ト目					
オペレーションコード	コマンド クラス	コマンドコード	コマンド名	備考			
\$00	0	\$0	TEST DRIVE READY	ドライブがレディ状態かチェックする			
\$01	0	\$1	RECALIBRATE	ヘッドをトラック 0 に戻す			
\$03	0	\$3	REQUEST SENSE STATUS	エラーステータスの引き取り			
\$ 04	0	\$4	FORMAT DRIVE	ドライブの物理フォーマットを行う			
\$08	0	\$8	READ	データの読み取り			
\$ 0A	0	\$ A	WRITE	データの書き込み			

#### 0.01 TEST DRIVE READYコマンド

コマンドのフォーマットは図8のようになっています。このコマンドは、ディスクがレディ 状態(側伸可能な状態)にあるかどうかを調べるコマンドです。データ転送をともなわないの で、コマンド送出後、ステータスフェーズに移ります。ディスクがレディならステータスフェ ーズで800が低されます(レディ状態)にないときに返される値はメーカによって異なります)。

●図····· 8 TEST DRIVE READY コマンド

転送順序	bit 7	6	5	4	3	, 2	1	, bit0		備		考
0	.0,	'0'	'0'	'0'	'0'	.0.	'0'	.0.	オベレ・	ーショ	ンニ	- F:\$0
1	論理:	1=7	卜香号									
2		_		_	_	_						
3			_	_	-	_	_					
4		_			_	_						
5					_		_	-				

## 0.02 RECALIBRATEコマンド

ディスクのヘッドを 0トラックに戻すコマンドです。コマンドのフォーマットは図9のようになっています。少し前のハードディスクではトラックの位置だけたハード的にヘッド位置 検出が行われますが、通常のトラック間移動の場合にはコントローラで前回との差分を判断して一定最移動させているだけでした。このため、一度ヘッドの位置がずれると、いくらヘッドを動かしてもずれたままとなり、エラーが明発してしまいます。このようなときにはいったんハード的なセンサがあるトラック 0 に戻してからアクセスしなおすことで数われます。このために設けられたコマンドが RECALIBRATE コマンドというわけです。いまどきの小型のハードディスクはヘッドからの出力信号をみて自動的に微調整を行いますので、このようなコマンドにあまり意味はなくなりました。たんにヘッドを 0トラックに移動させるために使用される程度でしょう。

#### ●図····· 9 RECALIBRATE コマンド

転送順序	bit7	6	5	4	3	, 2	. 1	bit0	備考
0	'0'	'0'	.0,	'0'	'0'	101	'0'	111	オベレーションコード: \$01
1	論理	ユニッ	・番号	_	_	_	_		
2					-	-			
3					-	-			
4							!		
5			_		_				

## 0.03 REQUEST SENSE STATUSコマンド

コマンドのフォーマットは図 10 のようになっています。エラーが発生した場合(ステータスフェーズのデータのピット 1 が 1 になっていたとき)、ホストは、このコマンドを送り、データ 転送フェーズで4 バイトのステータスを引き取ります。エラーが発生した後、このコマンドが発行されるかりセットされるまで、ステータスフェーズで渡されるデータは正常に戻らないの 許善近です。センスバイトのフォーマットは 444 ページの図 11 のようになっています。先頭バイトで、エラーの内容や溶硬アドレスの内容が有効であるか否かが判断できるようになっているのですが、この内容は2600 がエラーなしという以外はメーカごとに異なっています。

●図----10 REQUEST SENSE STATUS コマンド

転送順序	bit7	6	, 5	4	3	2	1	bit0	備考
0	101	.0,	.0.	'0'	'0'	'0'	111	11	オペレーションコード:\$03
1	論理	ユニッ	- 番号			-			
2			_	_				-	
3			_	_			_	-	
4		-	_		_			-	
5	_	-			-		<u> </u>		

#### ●図……11 センスバイトの構造

転送順序	bit 7	6	. 5	4	3	2	, 1	, bittl	備	考	
0	٧	エラ	-2	ラス	3	5-	٦-	F		スの値が有効 す('1'=有効)	でき
1	(自由	に使	用可)	論	理ア	ドレ	人(上	位)			
2			論理	アドレ	/ス(	中位	)	_			
3			論理	アドレ	-ス(	下位	)	-			

#### 0.04 FORMAT DRIVE コマンド

ディスクを物理フォーマットするコマンドです。コマンドのフォーマットを図12に示しま す。コマンド発行後のフォーマット処理は、すべてコントローラ側で行ってくれますので、ホ ストはステータスフェーズに移るまで何もすることはありません。

#### ●図······12 FORMAT DRIVE コマンド



#### 0·05 READコマンド

ディスクの読み出しを行うコマンドです。読み出しを開始するプロック番号とプロック数を 指定します。X 68000 では1 ブロックのサイズは 256 バイトです。コマンドのフォーマットは 図 13 のようになっています。

●図-----13 READ コマンド

転送順序	bit7	6	, 5	4	3	2	1	bit0	備考
0	'0'	'0'	'0'	'0'	111	'0'	'0'	101	オペレーションコード: \$08
1	論理二	ユニッ	ト番号	論	理ア	ドレフ	(E	位)	
2			論理	7 1	/ス(	中位)			読み出し開始ブロック番号
3			論理	P 1	/ス(	下位)		_	
4			セク	タフ	פים	ク数			読み出すブロック数
5				4	) '	-			

#### 0.06 WRITEコマンド

コマンドフォーマットは図 14のようになっています。先頭ブロック番号とブロック数を指定して、ディスクへの書き込みを行います。コントローラは、最低でもディスクの1セクタ分のデータが揃うまでディスクへの書き込みは行いませんので、データ転送か遅くても問題はありません。

●図……14 WRITE コマンド

転送順序	bit7	, 6	, 5	4	3	2	, 1	bit 0	備考
0	'0'	.0.	101	'0'	111	101	111	'0'	オベレーションコード: \$0A
1	論理:	ユニッ	- 番号	論	里ア	ドレス	(上	位)	
2		_	論	理ア	ドレン	(中	位)		書き込み開始プロック番号
3		論理アドレス(下位)							
4			t	クタ	ブロ	ック	書き込むブロック数		
5					101				

# 9 サンプルプログラム

SASIディスクの読み出しを行うサンブルプログラムをつくってみましたので参考にしてく ださい。起脚時のパラメークでプロック番号を指定すると、そのプロック(256パイト)の内容 を表示します。エラー処理は何も行っていないので、プロック番号が大きすぎたりすると、止 まってしまいます。

このサンブルでは、データ転送フェーズを DMA 転送で行っていますが、このときの DMA の転送モードは"11" (最初の 1 パイトだけがオートリクエスト、残りは外部転送要求) に設定しています。 当初、たんな各外部転送要求でよいのではないかと思っていたのですが、実際に行ってみると、転送が途中で止まってしまうことが多かったのでモードを変更しました。この場合、最初の 1 パイト目は REQ 信号の状態如何にかかわらず転送が行われてしまいますので、 CPUで REQ 信号が"1"になっているのを確認してから、DMA をスタートさせるようにしています。

#### ●リスト······1 SASIディスクの読み出し

```
/*
* SASIハードディスクアクセステスト
*
* XC ではvolatile がサポートされていないため、
* 次の1行を入れてvolatileを無効にしてください
* #define volatile
*/
#include <doslib.h>
struct DMAREG {
    unsigned char csr:
    unsigned char dcr:
    unsigned char dcr:
    unsigned char ccr:
    unsigned short spare2;
```

```
unsigned short mtc:
   unsigned char
                   *mar:
   unsigned long
                   spare3:
   unsigned char
                   *dar:
   unsigned short spare4;
   unsigned short btc:
   unsigned char
                   *har:
                   spare5:
   unsigned long
    unsigned char
                   spare6;
   unsigned char
                   niv:
    unsigned char
                   spare7;
    unsigned char
                   eiv:
    unsigned char
                   spare8:
    unsigned char
                   mfc.
    unsigned short spare9;
    unsigned char
                   spare10:
    unsigned char
                   cor:
    unsigned short sparell:
    unsigned char
                   spare12:
    unsigned char
                   dfc:
    unsigned long
                   sparel3;
    unsigned short spare14:
    unsigned char
                   spare15:
    unsigned char
                   bfc:
    unsigned long
                   spare16:
    unsigned char
                   spare17:
    unsigned char
                   gcr:
} .
volatile struct DMAREG *dma;
volatile unsigned char *sasi data;
volatile unsigned char *sasi status;
volatile unsigned char *sasi sel off;
volatile unsigned char *sasi reset:
volatile unsigned char *sasi sel on;
#define BUFSIZE 0x100
unsigned char diskbuf[BUFSIZE];
#define BUSFREE PHASE
                           0x00
#define SELECTION_PHASE
                           0x02
```

```
#define COMMAND PHASE
                            0x0a
#define DATA READ PHASE
                            0x06
#define STATUS PHASE
                            0x0e
#define MESSAGE PHASE
                            0x1e
#define REQ_BIT
                      0x01
void main():
void sasi select():
void sasi send command():
void sasi send a byte():
unsigned int sasi get status();
unsigned int sasi get message():
void wait sasi status():
void dma setup():
void dma start():
void dma_stop();
void wait complete():
void clear flag();
void main(argc. argv)
    int argc:
    char *argy∏:
    unsigned int
                   i, j, id, blk_no, blk_h, blk_m, blk_l;
    unsigned char
                   c:
    if (argc >= 2)
        blk no = atoi(argv[1]):
    else blk no = 0:
    if (argc >= 3)
        id = atoi(argv[2]):
    else id = 0:
    blk 1 = blk no & 0xff;
    blk m = (blk no >> 8) & 0xff:
    blk h = (blk no >> 16) & 0x1f:
    printf("Block# = %d(%06X)[%02X:%02X:%02X] Drive = %dYn".
                blk_no, blk_no, blk_h, blk_m, blk l, id);
    for (i=0: i<BUFSIZE: i++)
        diskbuf[i] = 0:
```

```
SUPER(0):
                  = (struct DMAREG *)0xe84040:
    dma
    sasi data
                 = (unsigned char *)0xe96001:
    sasi status = (unsigned char *)0xe96003:
    sasi sel off = (unsigned char *)0xe96003:
    sasi reset = (unsigned char *)0xe96005.
    sasi sel on = (unsigned char *)0xe96007:
    clear flag():
    dma setup():
    sasi select(id):
    sasi send command(8.blk h.blk m.blk l.1.0):
    wait sasi status(DATA READ PHASE | REQ BIT):
    dma start():
    wait complete():
    clear flag():
    printf("STATUS = "):
    printf("%02XYn", sasi get status()):
   printf("MESSAGE = "):
    printf("%02XYn", sasi get message());
    for (i=0: i < BUFSIZE: i+=0x10) {
        for (i=0: i<0x10: i++)
            printf("%02X ".diskbuf[i+i]):
        for (i=0: i<0x10: i++) {
           c = diskbuf[i+i]:
            if ((c < 0x20) | ||(c >= 0xe0) || ((c >= 0x80) & (c < 0xa0)))
                printf(", "):
            else printf("%c",diskbuf[i+j]);
       printf("¥n"):
void sasi select(id)
   unsigned int id:
   unsigned int
                  stat:
   if (stat = *sasi status) {
        printf("SASI stat = %d\n", stat):
        exit(1):
    *sasi sel on = 1 << id:
```

```
wait sasi status(SELECTION PHASE):
    *sasi sel off = 0:
void sasi send command(p1, p2, p3, p4, p5, p6)
    unsigned int pl. p2, p3, p4, p5, p6;
    sasi send a byte(p1):
    sasi send a byte(p2);
    sasi send a byte(p3):
    sasi send a byte(p4):
    sasi send a byte(p5);
    sasi send a byte(p6):
void sasi send a byte(dat)
    unsigned int dat:
    wait sasi status (COMMAND PHASE | REO BIT):
    *sasi data = dat:
unsigned int sasi_get_status()
    wait sasi status(STATUS PHASE | REQ BIT):
    return((unsigned int)*sasi data);
unsigned int sasi_get_message()
    wait sasi_status(MESSAGE_PHASE | REQ_BIT);
    return((unsigned int)*sasi data);
void wait sasi status(dat)
    unsigned int dat:
    while(*sasi_status != dat)
```

```
void dma setup()
    dma->dcr = 0x80;
    dma->ocr = 0xb3:
    dma->scr = 0x04:
    dma->ccr = 0x00:
    dma \rightarrow cpr = 0x08:
    dma->mfc = 0x05:
    dma->dfc = 0x05:
    dma->mtc = BUFSIZE:
    dma->mar = diskbuf;
    dma->dar = (unsigned char *)sasi data:
void dma start()
    dma->ccr = 0x80:
void wait complete()
    while(!(dma->csr & 0x90))
void clear flag()
    dma->csr = 0xff;
```

# \*SCSI

SCSI インタフェースは、SUPER 以降内蔵され、CD-ROM など新しいデバイスへの対応も期待されています。ここでは、 SCSI コントローラ LSI の扱い方と、SCSI ディスクのコマン ドについて説明します。

# ●¶ SCSIの概要

SCSIインタフェースは、SASIをもとに複数ホストへの対応、コマンドの機能拡張などを行い、ANSIで規格化したものです。SCSIと SASIと比べたときのおもな違いをあげると、次のようになります。

- ・複数ホストの構成に対応した
- ・時間のかかるコマンド処理の場合にいったんバスを切り離し(ディスコネクト),後で再接続する(リコネクト)機能が追加された
- ・バスの使用権の調停をするアービトレーションフェーズ、再接続のためのリセレクションフェーズが追加された
- ・イニシエータからターゲットへのメッセージ転送機能が追加された
- ・メッセージフェーズ、ステータスフェーズで返される値が規格化された
- ・複数コマンドの連続実行を指定するコマンドリンク機能の追加が行われた
- ・リード/ライトコマンドやセンスデータに拡張フォーマットが定義された

これらの変更にともない、呼び方もいくつか変更されています。大きな変更点としては、 SASIのホストとコントローラという名称がイニシエータとターゲットという名称となったこと、メッセージ転送が双方向になったことから、イニシエータからターゲットへのメッセージ 転送フェーズをメッセージアウトフェーズと呼ぶようになり、SASIのメッセージフェーズは メッセージインフェーズと改名されたという2点があげられるでしょう。

### 0·1 SCSIバスの構成

SCSI バスは、SASI と同様に最大8 個のデバイスを接続できるようになっています。ただ し、SCSI の場合にはイニシエータ (X 68000 \* 4 %) 自体も ID を必要としますので、バス上に 接続できるのは7 個までとなります。SCSI 上の0 から7 までの <math>ID のうち、X 68000 はデフォルトでは ID 12 を参照 11 ています。


SCSI も、SASI 同様に、論理ユニット番号を使用することで各 ID の下に 8 台のユニット が、きたに SCSI の放露柱様として設けられた EXTENDED IDENTIFY メッセージを利用 すると、各 ID の下に 2048 台のユニットが検錠できることになるのですが、シャーブが程像している標準の SCSI ドライバでは、これらをまったく使用していない、(コマンド中の論理ユニット番号は 0のみとなります)ため、SCSI バス上に接載できるディスクは最大 7 台となっています。 SCSI バスへのディスクの接続例を図1 に示します。

アクセスの単位であるプロックの大きさは、Human 68 K の場合、SASIでは 256 バイト固定でしたが、SCSIドライバでは 256 バイト、512 バイト、1024 バイトのいずれでもかまわないようになっています。

## 0·2 SCSIバス信号

SCSI バスの信号を 456 ページの図 2に示します。信号線としては SASI が特っていた信号 に、ATN 信号と DP (パリティ) が追加されてものとなっています。SCSI 対応デバイスの傾 向としてはパリティを使用するものが多くなってきていますが、X 68000 の SCSI ドライバ は、SCSI コントローラをパリティディセーブル(自分がデータを出力するときにはパリティを 出力しますが、データ入力のときのパリティチェックは行わないモード) にプログラムして使 っていますので、依続されるデバイスはパリティを使用していなくてもかまいません。


#### ■図……1 SCSIディスクの接続



# **0·01** | ATN信号

SCSIになって追加された ATN 信号は、イニシエータ(通常は X 68000)からターゲット (ディスクなど)に対して、データ転送中のエラー通知や動計モード設定などを要求する信号で す。イニシエータとターゲットがはっきりしている状態 (バスフリーフェーズやバス便用権の 調停を行うアーピトレーションフェーズでない状態) であれば、イニシエータは、いつでも ATN 信号を T! (Low レベル)にしてターゲットに通知したい内容があることを示すことができます。通知する内容を実際に送るフェーズは、メッセージアウトフェーズと呼ばれます。タ ーゲットは都合のよいときにメッセージアウトフェーズに移行して、イニシエータからの通知 を受け取ります。


#### ●図······ 2 SCSI バス信号



# 0·3 SCSIバスのフェーズ遷移

SASIから SCSIへの移行で増やされたフェーズは、バス使用権の調停をするアーヒトレーションフェーズ、ATN 信号のところでも触れたメッセージアウトフェーズ、ターゲットからイニシエータへ再接続を要求するリセレクションフェーズの3つだけなのですが、これらのどれもがフェーズ運移として影理しにくいものであることから、一般的な形に表そうとすると図3のようになります。

●図……3 SCSIバス遷移図 (規格書より)



これではいささかわかりにくいので、具体的なフェーズ遷移の例をティスクの読み出しを例 に図示してみたのが 458ページの図4です。これをもとに、バス遷移をかんたんに説明してお きましょう。この例では、コマンドを受け取った後、いったんバスを切り離し、読み出すデー 夕が揃った時点で手段鏡するという、やや SCSI らしい動作を行わせています。

#### ●図····· 4 SCSI バス動作例 (ディスク Read) パスフリー フェーズ アービト イニシエータの レーション パス使用権の獲得 フェーズ セレクション イニシエータがターゲットを フェーズ 選択 (ATNは'1'にする) メッセーシ アウト IDENTIFYメッセージ送信 フェース コマンド READコマンド送出 フェーズ ターゲットはDISCONNECT/メッセージ メッセージ コマンド実行完了 イン メッセージを送信し、い イン メッセージを受け取る フェーズ ったんパスを切り離す フェーズ バスフリー ステータス コマンド実行結果のス フェーズ フェーズ テータスを受け取る アービト データイン イニシエータは ターゲットが レーション バス使用権を獲得する フェーズ

フェーズ リセレク

ション

フェーズ

ターゲット がイニシエータ を選択

データを受け取る

メッセージ

イン

フェーズ 夕に送る

ターゲットは IDENTIFY

メッセージをイニシエー

#### 0.01 バスフリーフェーズ

バスがまったく使用されていない状態です。バス動作はここからスタートします。

#### 0.02 アービトレーションフェーズ

バスの使用指の副停を行います。バスを使用したいものが、データバス上に各自の ID 番号を 出力し、もっとも優先度の高い(もっとも優先度が高いのは ID #7: 通常は X 68000 本体)も のかバスの使用権を獲得します。ここで負けたものはふたたびバスフリーフェーズになるまで おたされます。

#### 0・03 セレクションフェーズ

バスの他用格が得られたイニシエータは、セレクションフェーズによってターゲットを選択 します。SASIのセレクションフェーズと同じようなものですが、データバス上にはターゲット の ID だけでなく、自分の ID 番号にあたるビットも「Pirta ところが違います。これは、ター ケットに対して誰が自分にアクセスしにきたかを伝え、後で述べるリセレクションフェーズが 宝行できるようにするためです。

また、この例ではセレクションフェーズのときに ATN を'I'にしています。ATN を'I'にす るのはオブションであり、'0'のままにしておいてもかまわないのですが、この例では、ターゲ ットに対してディスコネクト処理を行ってもよいことを伝えたいので、ATN 信号を使用し、次 のメッカージアウトフェーズを要求しています。

### 0・8 4 メッセージアウトフェーズ

セレクションフェーズのときに ATN をりとして選択されたので、ターゲットはコマンドフェーズに移る前にメッセージアウトフェーズに移行してイニシエータからのメッセージを受け取ります。

イニシエータは、ここで IDENTIFY メッセージを送り、この中でディスコネクト処理有効 を伝えます。

#### 0・05 コマンドフェーズ

イニシエータからのメッセージを受け取ったターゲットは、次にコマンドフェーズに移行 し、イニシエータからのコマンドを受け取ります。このフェーズの動作は SASI のときとなん ら変わりません。

#### 0.06 メッセージインフェーズ

SASIでは、この後、実際のデータ転送が始まるまでバスは BUSY になったまま (BSY 信号が『になったまま)でしたが、実際には READ コマンドを受け取った後、データが揃うまでにはかなり時間がかかるため、ターケットはここでバスをいったん切り離し、バスフリーフェーズに終行します。

ターゲットは、メッセージインフェーズ (SASI でいう、メッセージフェーズ) に移行し、イ ニシエータに対して DISCONNECT メッセージを送り、バスの一時切り離しを通知します。 この後、イニシエータ、ターゲットともバスの便用権を放棄し、SCSI バスはふたたびバスフリ ーフェーズに移行します。

### 0.07 バスフリーフェーズ

460

いちばん最初のバスフリーフェーズとなんら変わるところはありません。ただ、内部的には、 先ほどまでのイニシエータはターゲットからのリコネクトを待っていますし、ターゲットはデ ータの読み出しを行い、イニシエータへの転送の準備を行っています。

#### 0.08 アービトレーションフェーズ

データの用意ができたターゲットは、アービトレーションフェーズに参加し、バスの使用権 獲得を行います。ここで負ければ、次のバスフリーフェーズまで待たされることになります。

#### 0・09 リセレクションフェーズ

バスの使用権を獲得できたターゲットは、リセレクションフェーズに入り、イニシエータと 再接続します (ここで)セレクションでなく、セレクションフェーズに入ってしまうと、自分 がイニシエータとして動作することになってしまいます)。最初のセレションフェーズでイ ニシエータが終した IDは、このフェーズで必要になるわけです。

## 0・010 メッセージインフェーズ

ターゲットはイニシエータに対して IDENTIFY メッセージを送ります。このメッセージの 中にある論理ユニット番号によって、イニシエータはどの論理ユニットの処理結果を受け取る のかを知ることができます。

## 0・01 データインフェーズ

ターゲットからイニシエータに対し、ディスクから読み出したデータの転送を行います。転送は SASI 同様、REO-ACK ハンドシェークで行われます。

## ●・12 ステータスフェーズ

SASIのときと同様、コマンド実行結果のステータスを受け取ります。SASIでは800の正常ステータス以外はメーカごとに勝手に割り振っていましたが、SCSIではステータス番号と内容が規定されています。


#### 0・013 メッセージインフェーズ


SASI のときのメッセージフェーズと同様です。通常は\$00 (COMMAND COMPLETE) メッセージが返されます。これでコマンド処理は終了し、SCSI バスはふたたびバスフリーフェ ーズになります。 SASIのときに比べると、面倒になったように思えますが、これはディスコネクト/リコネクト ト機能を使っているためです。SCSIでは、これらを使用しない動作も可能となっており、この 場合の動作はセレクションの前にアービトレーションフェーズがくる以外は SASIのときと ほとんど同じです。後に紹介するサンプルプログラムでも、簡略化のため、ディスコネクト/リ コネクト機能は使用していません。

# 0·4 SCSIのバス動作


先ほどのフェーズ遷移を信号の動きで追いかけたのが図5と図6です。ほとんどはSASIと 同じですので、ここでは追加されたアービトレーション、メッセージアウト、リセレクション の各フェーズを見ておくことにしましょう。

#### ●図……5 SCSIバス動作例(その1)





#### ■図……6 SCSIバス動作例(その2)



## 0.01 アービトレーションフェーズ

アービトレーションフェーズは、データライン上の自分の ID に相当するビットと BSY 信号を'I' ('Low') にすることで開始されます。アービトレーションに参加したいデバイスは、BSY 信号が'I'になってから、 $1.8\,\mu_{\rm S}$ 以内に自分の ID に相当するビットを'I'にします。

BSY が'1'になってから 2.2  $\mu$ s 後に、データラインが読み出されます。自分の ID よりも優

先順位の高いビットがTになっていないときは、そのデバイスかバスの便用権を獲得します。 優先順位は固定で、ID#7がもっとも高く、ID#0がもっとも低くなっています。X 68000 の SCSI ドライバでは、自分の ID のデフォルト航を#7に設定しています。

### 0.02 メッセージアウトフェーズ

I/O、C/D、MSGがそれぞれ'O、'I、'I'となります。メッセージインフェーズのときとは I/O が逆になっています。メッセージデータのやりとりを REQ-ACK ハンドシェークで行うのは SASI のときと変わりません。

#### 0.03 リセレクションフェーズ

セレクションフェーズでは I/O, C/D, MSG がそれぞれ'0', '0', '0'でしたが、リセレクションフェーズではデータバスの向きがターゲットからイニシエータに向きますから、I/O が逆になり、'1'、'0', '0'の状態で SEL 信号が'1'になります。

# **2** X68000のSCSIインタフェースの概要

X 88000 の SCSI インタフェースは、オブションボードで対応するものと標準で内蔵したも のの 2 種類があります。これらは使っている LSI (SPC: SCSI プロトコルコントローラ) こ そ同じですが、ボートアドレスや割り込みなどは変更されており、SCSI 内臓モデルに SCSI イ ンタフェースボードを取り付けることも可能になっています。

また、これらとあわせ、SCSI 対応にするため、従来未使用であった SRAM の領域に新たな情報の追加などが行われています。

ここでは、これらの機種間の違いや、新たに追加された情報などについて説明します。

### 0·1 SCSI関連ポート,割り込み

X 68000 の SCSI インクフェースのボートアドレスや割り込みの配置などは図 7 のように なっています。表中、SCSI-ROM というのは、SCSIからブートするための IPL などが書き 込まれた ROM、SCSI-ROM 識別ラベルは、そのアドレスにあるものが SCSI-ROM である ことを識別するために書き込まれている文字列です。 SCSI 内臓タイプでは、SFC0024 からの 5 パイトに "SCSIIN"という文字列が、CZ-6BSI では\$EA0044 からの 5 パイトに "SCSIEX" という文字列が作業込まれています。

#### ●図····· 7 SCSI関連アドレス等

条件	SCSI内蔵モデル	拡張ボード(CZ-6BS1)
SPCのポートアドレス SCSI-ROMのアドレス SPCの割り込みレベル // ベクタ SCSI-ROM 厳別ラベル	\$E96021~\$E9603F \$FC0000~\$FC1FFF レベル1 \$6C \$FC0024~\$FC0029 \$53435349494E (\$CSLIN)	\$EA0001~\$EA001F \$EA0020~\$EA1FFF レベル2と4を選択可 \$F6 \$EA0044~\$EA0049 \$534353494558 (SCSIEX)

# 0·2 IPL-ROMの内容

X 68000の SCSI 内臓でないモデルでは、IPL-ROM 領域 256 K バイトのうち、前半のSFC 0000~SFDFFFFの 128 K バイトの強制は使用されておらず、アクセスすると、後半 (SFE 0000~SFFFFFF) と同じものが読み出されるようになっていましたが、SCSI 内臓モデルでは、この領域のうち、SFC0000~SFCIFFFの 8 K バイトを SCSI 用の IPL プログラム領域として使用し、残りのSFC2000~SFDFFFF はすべてSFFになっています。

また、SCSI 内蔵モデルでは、内部メモリ容量のデフォルト値を 2 M バイトとしているため、IPL-ROM 中の\$FF079 $\mathbb B$  番地の内容が\$10 から\$20 に変更されています。

# **2⋅3** SRAMの内容

SCSI 対応化にともない、SRAM の\$ED006F、\$ED0070、\$ED0071 番地が使用されるようになりました。この内容を図 8 に示します。

467

#### ■図……8 SRAM の追加情報



SED006F番地は、SED0070、SED0071の内容が有効であるか否かのフラグとして用いられており、有効であるときはS56(ASCIIコードでV)が書き込まれます。VVが書き込まれていない場合には、SCSIローダプログラムがVVを書き込むとともに、SED0070を807、SED0071を806に設定します。

家ED0070のピット 3 は、SCSI内臓タイプに SCSI オブションボードを取り付けた場合、ど ちらの SCSI を使用するかのフラグで、0のときは内蔵 SCSI、1のときには SCSI オブショ ンボードを使用します。8ED0070 の下位 3 ピットは自分自身の ID 番号です。SCSI ローダに よる抑制定定値では、SCSI は内臓のものを使用し、ID は7となります。

SED0071 番地は、SCSI インタフェースに SASI ディスクを接続することを考慮したものです。SASI ディスクを接続したときには SASI ディスクの ID 番やに相当するビットを'Tにします。SCSI ローグによる初期値はすべて'0'、すなわち、SASI ディスクは接続されていないという設定になります。

## 0·4 SCSI装置のメディアバイト

SCSI はハードディスクだけでなく、光磁気ディスクなど、さまざまな種類のデバイスが接続 できる可能性があります。これに対応し、現在、SCSI 装置のメディアバイトとして、次の4種 類が行約されています。

・\$F7 ハードディスク

- SF6 光磁気ディスク
- · SF5 CD-ROM
- · SF4 DAT

CD-ROM と DAT (は現在('92年2月現在),まだ正式なサポートは表明されていませんが、 将来を見越して番号は予約されています。

# 0.5 SCSIデバイスパラメータ

SCSI 装置の先頭セクタには、そのデバイスがイジェクト可能であるか否かなどの情報を集めたデバイスバラメークと呼ばれる16バイトのデータが書き込まれます。この内容は図9のようになっています。

●図······ 9 SCSI デバイスパラメータの内容

先頭からの オフセット	内容	像考
\$ 00 \$ 01 \$ 02 \$ 03 \$ 04 \$ 05 \$ 06 \$ 07	\$58 \$36 \$38 \$53 \$43 \$53 \$49 \$31	文字列 *X68SCSII*
\$ 08 \$ 09	BLEN(上位) BLEN(下位)	1セクタのバイト数
\$0 A \$0 B \$0 C \$0 D	BLOCK Num(上位) " " "(下位)	使用可能な論理ブロック数
\$0E	RW	\$00以外: SCS拡張リード/ライトコマンド使用可 \$00 : パ 不可
\$0 F	EJ	\$00以外:EJECT (メディア交換) 可 \$00 : // 不可

# Ø·6 SCSIハードディスクの管理情報

SCSI ハードディスクには、先頭からデバイスペラメータやパーティション情報などが書き込まれます。この内容は図 10 のようになっています。 Human 68 K では、ディスク管理の単位が <math>1 K バイトに固定であるため、表のセクタ値も 1 K バイト単位となっています。 SCSI ドライバは、ディスクの1 ブロックが <math>256 バイトや 512 バイトの場合には 4 つないし 2 つをまとめて 1 K バイト単位で扱います。

#### ●図……10 SCSIディスクの管理情報

セクタ番号*	内 容
\$00	SCSI デバイスパラメータ
\$01	第1 IPL
\$02	パーティション管理情報
\$03~\$1F	SCSIディスクドライバ予約領域
\$20	第 2IPL
\$21	第1 FAT (大きさは容量によって変わる)
?	第2 FAT ( // )
7	ルートディレクトリ
?	データエリア

<sup>\*:</sup> OS管理上のセクタ(1セクタ=1Kパイト)を単位とする

# Ø·7 SCSIコントローラとDMA

SPCとのデータやコマンドの転送には DMA が使用できるようになっていますが、SCSI ドライバでは、この DMA 転送に DMACのチャンネル#1を使用しています。このチャンネ ルは、従来機種の SASI 用 DMA チャンネルと共用になっていますので、SASI と SCSI の両 方を使用するようか場合には DMA の設定に注意が必要です。

SASI インタフェースでは、SASIの REQ 信号が DMAC の DREQ (DMA 転送要求) に 接続されており、DMAC は DREQ 信号を受け付けると、CPU からバスの使用権を譲り受け、 おもむろに転送を開始するという、ごく普通の方法で行っています。ところが、SCSI インタフ ェースは少し変わった方法を使即しています。

SPC は、DMA 転送要求信号を持っているのですが、X 68000では、これを DMAC には核 核しておおず、DMAC は通常のメモリメモリ間転送にプログラムします。このままでは、 DMAと SPC の転送要求の同期がとれませんので、DMA はまるで意味のないデータを引き 取ってしまうことになります。そこで、X 68000の SCSI インタフェースでは、SPC の DMA 転送要求信号を DTACK (Data Transfer Acknowlege) 信号の作成に使用することで、 DMA 転送要求が発生するまで DMA を徒たせてしまう方法をとっています。

DTACK 信号というのは、CPUや DMA がアクセスにきたときに、アクセスされた側がデータ転送の定丁を示す信号で、通常は周辺デバイスがアクセス速度についていけないときに CPUや DMA を待たせるために使用される信号です。SCSI インタフェースでは、SPC の DMA 要求信号を、この DTACK 信号の情報に使用し、DMA 転送要求が名もにアクセスされると、DMA 転送要求が発生するまで動作を停止させてしまうようにしているのです。ただ、このようにすると、プログラムのミスなどで DMA 転送要求が発生しないようになると、そのままいングアップしてしまいますので、約8 $\mu$ sたっても SPC からの DMA 転送要求が発生しないと、バスエラーを発生させて強齢的に回復させるようにしています(DMAC はバスエラーが仮されると転送を停止します)。

イメージとしては、DMAC かアクセスにくるとそれをつかまえておき、SCSI バスからデータがくるとそれを引き取らせて手を離す感じです。ただ、つかまえたままにしておくと、だれも動けなくなってしまうので、一定問題 (8 μs) たってもデータがこないようなら、エラーとして転送を中断させるわけです。

# SPC(SCSIプロトコルコントローラ)

SASI は専用 LSI と呼べるものがないため、インタフェースはたんなる 1/0 ボートにすぎませんでしたが、SCSI は ANSI での規格化がはかられたこともあり、いくつもの専用 LSI がつくられています。 X 68000 では、 SCSI コントローラ LSI として、富士通の MB 89352 (SPC: SCSI プレトコルコントローラ) が使用されています。この LSI は、 SCSI バス 物間に必要な機能の多くをハードウェア化しており、ソフトウェアによるバス動作管理の手間がかなり 修設されるようになっています。

## Ø· SPCのレジスタ一覧

SPC のレジスタのアドレス配置を 471 ページの図 11 に示します。 これらのレジスタのおおまかな機能は次のようになっています。

●図……11 SCSIコントローラ レジスター覧

アドレス	READ/ WRITE	bit 7	6	. 5	. 4	. 3	, 2	. 1	bit 0	レジスタ名称
+\$1	R	1D #7	1D #6	1D #5	1 D #4	1D #3	1D #2	1 D #1	1D #0	BDID
	w				ID				(Bus Device ID)	
+\$3	R/W	Reset & Disable	Control Reset	Diag Mode	Arbitration Enable	Parity Enable	Select Enable	Reselect Enable	Interrupt Enable	SCTL (SPC Control)
+\$5	R/W	Comm	and Code	;	RST	Intercept Transfer	Transfer Modifire			SCMD (SPC Command)
+\$9	R	Selected	Reselected	Dis- Connected	Command Complete	Service Required	Timeout	SPC Hard Error	Reset Condition	INTS
	w		(Reset Interrupt:ビット配置はRead時と同じ)						(Interrupt Sense)	
+\$B	R	REQ	ACK	ATN	SEL	BSY	MSG	C/D	1/0	PSNS (Phase Sense)
	w	Diag REQ	Diag ACK	Xfer Enable		Diag BSY	Diag MSG	Diag C/D	Diag I/O	SDGC (SPC Diag Control)
+ \$ D	R	Conne	Connected. SPC NIT TARG Busy			SCS1 Resetin	TC=D	DREG SI Full	atus Empty	SSTS (SPC Status)
+\$ F	R	Data Err SCSI	or SPC	Xfer Out	.0,	TC Parity Error	101	Short Transfer Period	'D'	SERR (SPC Error Status)
+\$11	R/W	Bustree INT 0' Enable					MSG Tr	Transfer Phase ISG C/D I/O		PCTL (Phase Control)
+\$13	R		10	)′			М	BC .		MBC (Modified Byte Counter)
+\$15	R/W	Data								DREG (Data Register)
+\$17	R	Temporary Data							TEMP (Temporary Register)	
	w	Temporary Data								
+\$19	R/W	Transfer Counter (上位)								TCH (Transfer Counter High)
+\$1B	R/W	Transfer Counter(中位)								TCM (Transfer Counter Mid)
+\$1D	R/W			TCL (Transfer Counter Low)						

ベースアドレス: SCSIインタフェースポード (CZ-6BS1) · · · · · \$EA0000 SCSI 内蔵モデル · · · · · · SE96020

· BDID レジスタ

自分の ID 番号の設定/読み出しを行います

・ SCTL レジスタ

SPC の動作モードや付属機能を使うか否かの選択を行います

· SCMD レジスタ

SPC に対する動作コマンドの指示やデータ転送モードの選択を行います

- INTSレジスタ
  - SPCの割り込み要因の判別や割り込み要因のリセットを行います
- PSNS レジスタ
- SCSIバスの制御信号の状態が読み出されます
- SDGC レジスタ
  - SPC の自己診断用です。通常は使用しません
- ・SSTS レジスタ
- SPC と SCSI バスの間の接続状態や SPC 内部のバッファの状態などが読み出されます
- SERR レジスタ
  - パリティエラーや SPC のハード的な異常が発生したときのエラーステータスです
- · PCTL レジスタ
- CPU が SPC に対して、次にどのフェーズで動作するつもりであるのかを明示するのに使用 します
- MBC レジスタ
- SPC 内部のバッファと CPU とのデータ転送数を制御するカウンタです。初期値は TCL レ ジスタの下位 4 ビットがセットされます
- · DREG レジスタ
- DMAによる転送を行うときは、このレジスタを通じてデータ転送を行います。このレジス タは8バイトの FIFO (First In First Out) バッファとなっています
- TEMP レジスタ
- SPCは、転送作業のほとんどを LSI で自動的に行うハード転送モードのほか、SASI インタ フェースのように、SCSI の信号をチェックしながら信号の動師を行うマニュアル転送モー ドを持っています。このマニュアル転送のときに SCSI とのデータ転送に使用するのが TFMP レジタです
- TEMP レジスタはこのほか、アービトレーション/セレクションのときに出力する ID 設定 田のレジスタとしても使用されます
- ・ TCH/TCM/TCL (転送バイトカウンタ) レジスタ
  - 3パイト (24 ビット) の転送パイト数カウンタです。ハード転送のときに SCSI上で1パイトの転送が行われるごとにデクリメントされ、転送すべき残りパイト数を保持するほか、セレクションフェーズのときのタイムアウト時間設定用のレジスタとしても使用されます


次に、それぞれのレジスタの中身をもう少し詳しく見ていくことにしましょう。


# **9·2** BDIDレジスタ

ビット配置は図 12のようになっています。書き込み時は、レジスタの下位 3 ビットで $0\sim7$ までの ID 番号を設定します。読み出し時は、設定した ID 値に対応するビットだけが『になったデータが読み出されます。たとえば、ID として807を書き込むと、ビット 7 だけが『になったデータ、すなわち、880 が読み出されます。

このレジスタから読み出されるデータは、アービトレーションフェーズでパス上に出力されるものと同じです。







# 9·3 SCTLレジスタ

ビット配置は 474 ページの図 13 のようになっています。

1: SPCを自己診断モードにする 0: 通常動作

SPCのデータ転送制御回路へのリセット 1:制御回路をリセットする 0:通常動作

SPC内レジスタおよび制御回路のリセット 1:リセットする 0:通常動作

各ビットの意味は次のようになっています。

#### hit 7: Reset & Disable

SPC全体のリセット信号に相当します。Trを書き込むとリセットされます。ハードウェアリ セット時 (電源 ON 直後や本体の RESET スイッチが押されたとき) にも、このビットは Tr に設定されます。SPCは、SCSI バスと完全に切り離された状態になり、外部からのセレクシ シンなどには応答しなくなります。リセット後、SPCを使用しはじめる前に、このビットを '0' にしなくてはなりません。

#### bit 6 : Control Reset

SPC 内部のデータ転送制御回路だけをリセットします。'1'を書き込むと、'0'に戻すまでリセ

ットしたままとなります。このビットをTにしても、SCSI との結合関係には変化はありません。

### bit 5: Diag Mode

SPCを自己診断モードにするためのもので、このビットをTにすると、自己診断モードになります。このモードでは、SPC は SCSI と完全に切り離され、かわりに SDGC レシスタへの診定値が SCSI バスの水砂であるかのように動作します。

#### bit 4: Arbitration Enable

セレクション/リセレクションフェーズの前にアービトレーションフェーズを実行するか否 かを選択します。'1'のときにはアービトレーションフェーズが実行され, '0'のときには SASI と同様、アービトレーションフェーズを省略してセレクションフェーズを実行します。

### bit 3: Parity Enable

SCSI/バスのデータラインのパリティチェックを行うか否かを遊祝します。この設定は、SPC がデータを受け取るときにチェックを行うか否かを設定するものです。SPCがデータを出力 するときのパリティの生成は、このビットの設定に関係なく、無条件に実施されます。X 68000 では、このビットをTVにしておきます。

### bit 2 : Select Enable

セレクションフェーズに対してターゲットとして応答するか否かを選択します。'1'にする とセレクションフェーズに応答し、'1'のときは無視します。このピットは、自分がターゲット として動情するか否かを選択するものであると考えてよいでしょう。X 68000 は通常イニシエ ータとして1.か動作しませんので、このピットは10に設定します。

#### bit I: Reselect Enable

リセレクションフェーズに応答するか否かを選択します。 'Tで設定すると、リセレクションフェーズに対してイニシエータとして応答し、'0'のときは無視します。 SCSIのフェーズ遷移のところで説明したディスコネクト/リコネクト機能を使用する場合には、このビットをTに設定します。 X 68000 の SCSI インタフェースのような、イニシエータが1つしかないようなシステムでは、ディスコネクト/リコネクト機能を使っても、バス使用効率の向上には貢献しないためか、X 68000 を立ち上げた後で、このビットを見ると、'0'になっています。

#### bit 0: Interrupt Enable

SPCからの割り込みの許可/禁止の制御を行うビットです。「Tのときに割り込み発生が許可に、「Tのときには禁止になります。このビットを10にしても、SCSI上の Reset コンディション (RST 信号が1)になる) が輸出された場合には割り込みが発生します。

また、このビットが'0'であっても、割り込み要因は INTS レジスタに反映されます。

### 9·4 SCMDレジスタ

ビット配置は図 14のようになっています。

●図----14 SCMD レジスタ (ベースアドレス+\$05)



それぞれのビットの意味は次のようになっています。

### bit 7, 6, 5: Command Code

SPCへの動作実行指示を行います。それぞれのコマンドの動作については後で説明します。 bit 4: RST Out

'I'を書き込むと SCSI バスの RST 信号を'I'にし、SCSI バスをリセットします。SCTL レジスタが'I'のときは、このビットの操作は無効です。

#### bit 3: Intercept Transfer

このビットを'1'にしてからマニュアル転送 (CPU で REQ/ACK 信号などを制御するモード) を行うときは、SPC 内部にある 8 パイトの FIFO バッファの内容は保存されます。

### bit 2: Program Transfer

"I'traと DREQ (DMA 転送要素) 信号を出力しないモードになります。マニュアル転送 のときには、このビットを'I'にしたほうがよいでしょう。前にも述べたとおり、X 68000では DREQ 信号を DTACK 信号の作成に便用しています。このビットを'I'にすると DREG への アクセスができなくなってしまう (すべてソスエラーになる) ので、ハード転送を行うときに は、このビットは必ず'0'にして DREQ 信号を発生させるようにしてください。

### bit I: (未使用)

使用されていません。つねに'0'を設定するようにしてください。

#### bit 0: Termination Mode

イニシエータとして動作しているときと、ターゲットとして動作しているときとで意味が変 わります。

イニシエータとして動作しているとき、このビットがのになっていると、転送バイトカウン 夕の値がのになった時点で転送動作は停止します。「1の設定は、データイン/データアウトフェ ーズのときだけ有効です。このとき、転送バイトカウンタがのになっても、同一フェーズのま まターケットから REQ信号がく れば応答します。アータの方向がターケットからイニシエー 夕側の場合は取り込んだデータは疲惫され、イニシエータからターゲットの場合は800 が送ら れます。この転送動作を Padding 転送と呼びます。

転送カウンタを 0にしたまま転送動作に入ると、最初の転送から Padding 転送になります。 このとき、Transfer コマンドの発行の前に TEMP レジスタに\$00 を書き込むようにしてく ださい。

ターゲットとして動作しているときに、このビットが17になっていると、転送中にパリティ エラーを検出した場合、ただちに転送を終了しますが、70になっていると、パリティエラーを 検出しても転送カウンタが0になるまで転送を続行します。

## **9·5** INTSレジスタ

ビット配置は 478 ページの図 15 のようになっています。

割り込み要因となる条件が成立すると、割り込み発生の許可、禁止(SCTLレジスタのビット の)に関係なく、INTSレジスタの該当ビットは\*1'にセットされます。CPUが、このレジスタ に書き込み動作を行うと、'1'を書き込んだとットだけが'0にクリアされます。それぞれの割り

### ●図·····15 INTS レジスタ (ベースアドレス+\$09)

	bit 7	6	5	4	3	2	1	bit 0	
READ/ WRITE	Selected	Reselected	Disconnected	Command Complete	Service Required	Time Out	SPC Hard Error	Reset Condition	
				1: Sell 0: 通常	/ で: 通常 ectコマンド	一覧ない 0:通常 ニシエータと ベス上のフ: フェーズが一 に行できない 背動作	エラTi Si カー・Si カー・Si カー・Si カー・Si カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カー・カ	たはリセレクション実行名 ても相手からの応答が ロに TLレジスタで指定され ため、Transfer コマンド	5
			1: SCSI 0: 通常		ノーフェーズ	が挟出された	(SCTLレジス	タのbit7='1'のとき)	
			SI上の他の記	デバイスか	らリセレク	ションフェ	ーズによっ	て選択された	
		SI上の他の 常動作	デバイスか	らセレクシ	ョンフェー	ズによって	選択され	t-	

込み要因は次のようになっています。

### bit 7: Selected

セレクションフェーズによって、SPCが他のイニシエータと接続されたことを示します。こ の割り込みが発生して以降、Bus Release コマンドが発行されたり、SCSIバスがリセットさ れるまで、SPC はターゲットとして動作したままとなります。

### bit 6: Reselected

リセレクションフェーズによって、SPCがコントローラと再接続されたことを示します。こ れ以降、Disconnect 割り込みが発生するか、SCSI バスがリセットされるまで、SPC はイニ シエータとして動作しつづけます。

### bit 5: Disconnect

バスフリー割り込み許可(PCTLレジスタのビット7が1)のとき、バスフリーフェーズが 検出されると1"になります。このビットが1"になっていると、SPCはSCSI上での動作を行い ませんので、SCSIバスを使用する前に必ずリセットしておかなくてはなりません。

### bit 4: Command Complete

Select コマンドや Transfer コマンドの処理が終了したことを示します。SPC がターゲットとして動作しているときに、パリティエラーによって転送が停止した場合にも、このピットがTになります。

### bit 3: Service Required

イニシエータとして動作中に、PCTLレジスタの下位3ビットで行っているフェーズとバス 上のフェーズが一致しないために転送か終行できなかったり、転送中にフェーズが一致しなく なり(ターゲットがフェーズを切り替えてしまったとき)、転送か中断されてしまったことを示 します。このようなとき、CPUは状況を判断して適宜面積措置をとらなくてはなりません。若 干注意が必要なのは、転送中にフェーズが一致しなくなってしまった場合で、このとき、SCSI バス上の転送動作はただちに中断しますが、SPC内部バッファのデータがすべて引き取られる まで、また、出力率には戸部データバッファへのデータル取りシーケンスが終了するまで、SPC の転送動作は終結しませんので注意が必要です。このビットが『いなってしまった場合は SSTS レジスタを見て SPCの転送動け状態を確認するようにしてください。

#### bit 2: Time Out

Select コマンドによるセレクション/リセレクションフェーズが行われたにもかかわらず、 一定期間たっても相手が応答しなかったことを示します。これをセレクションタイムアウトと呼ぶこともあります。

セレクションタイムアウトが発生した場合、SPC は SEL 信号を 1 にしたままにしてしまいます。この状態は、TEMP レジスタに500 を書き込むことで復旧できます。セレクションタイムアウトが発生した後、バスを解放するのはこの方法で行ってください。

### bit I: SPC Hard Error 割り込み

SPCが TC Parity Errorや Short Transfer Period エラー (いずれも SERR レジスタ に反映されます)を検出したことを示します。この割り込みが発生しても、SPC は実行中の動 作を停止することはありません。


### bit 0: Reset Condition 割り込み

SCSIバス上にリセットがかかった (RST信号が"1"になった) ことを示します。RST信号 の継続時間は規定がありませんので、この割り込みのリセットは RST信号が"0"に戻った (SSTS レジスタのビット 3 がのになる)のを確認してから行う必要があります。 SCSI バスの リセットがかかると、実行中のバス動作はすべて打ち切られ、バスフリーフェーズになります。 SPC の内部状態もリセットされますが、BDID、SCTI、SCMD、PCTI、転送バイトカウン トの各レジスタの内容は零件しません。

### 9·6 PSNSレジスタ

SCSI バスの状態が読み出されます。ビット配置は図 16のようになっています。このレジス 夕は SPC の動作状態に関係なく読み出すことができます。読み出されるデータと SCSI バス 上の状態の関係は、SASI インタフェースポート同様。Trのときに SCSI バス上は Low レベル となっています。

●図……16 PSNSレジスタ (ベースアドレス+\$0B)



### 9·7 SDGCレジスタ

ビット配置は図17のようになっています。ビット5は、転送を実施するときにデータ転送要求(Data Request)割り込みを発生するか否かを選択するビットで、'1'のときに割り込み発生を許可します。

ビット5以外はSPCの自己診断のときに使用されます。SPCを自己診断モードにしたとき (SCTL レジスタのビット5を当てしたとき)、SPCの SCSI バスインタフェース信号は SCSI バスと切り離され、SDGC レジスタにセットしたが SCSI バス上の状態であるかのよ うに動作します。これによって SPCの動作チェックをすることができるわけです。自己診断モードでのアードトレーションはつ力に協力します。

### ●図……17 SDGC レジスタ (ベースアドレス+\$0B)



### **Ø·R** │SSTSレジスタ

ビット配置は 482 ページの図 18 のようになっています。

このレジスタは SPCの動作に関係なく、いつでも読み出すことができます。各ビットの意味 は次のようになっています。

#### bit 7, 6: Connected

SCSIバスとの結合状態を示します。イニシエータとして結合しているとビット7が、ターゲットとして結合しているとビット6が1になります。

### bit 5: SPC Busy

SPC がコマンドの実行中ないし実行待ち状態であることを示します。

#### bit 4: Transfer In Progress

### ●図……18 SSTSレジスタ (ベースレジスタ+\$0D)

	bit 7	6	5	4	3	2	1	bit 0	
READ	Conn	ected TARG	SPC Busy	Transfer in progress	SCSI ResetIn	TC=0	DREG Full	status Empty	
						内	11: (未作 10: 8バ 01: バッ	ショファレジス 東用) イトのデータ ファは空 アバイトのテ	かある
						0:	送バイトカウ	ンタの内容 //	
					1:RST 0:		(Lowレベ. (Highレベ	ル)	されている
			1: = 1	0:通常マンド実行中	的助作 中/実行待ち				

### SPC と SCSI の結合状態 11:(未定義)

10: イニシエータとして結合中 01: ターゲットとして結合中

00: 非結合中

bit 7	bit 6	bit 5	bit 4	動作状態					
0	0	0	0	SCSIと非結合中。SPCは実行コマンドを保持していない					
0	0	1	0	SCSIと非結合中。Selectコマンド保持中(バスフリー待ち/アービトレーション中)					
0	1	0	0	ターゲットとして動作中(SCSI上で実行中の動作なし/マニュアル転送中)					
0	1	1	0	SCSI上でリセレクションフェーズ実行中					
0	1	1	1	ターゲットとして動作中(ハード転送実行中)					
1	0	0	0	イニシエータとして動作中(SCSI上で実行中の動作なし/マニュアル転送中)					
1	0	0	1	イニシエータとして 動作中 (REQ 信号はきているが、転送は実行されていない)					
1	0	1	0	SCSI上でリセレクションフェーズを実行中					
1	0	1	1	イニシエータとして動作中 (ハード転送実行中)					
	0 0 0 0 1 1 1 1	0 0 0 0 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1	0 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 1 0 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0	0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 1 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 0 0 0 0 1 1 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0					

ハード転送が実行中であるか、または SCSI 上で転送フェーズが要求されていることを示します。

#### bit 3: SCSI Reset In

SCSIのリセット信号 (RST) の状態を示します。

### bit 2: TC=0

転送パイトカウンタ (TCH, TCM, TCLレジスタ) の値が 0 になったことを示します。 bit 1, 0: DREG Status

SPC内部の FIFO バッファの状態を示します。SPC の FIFO バッファは 8 バイトあり、中 にデータが入っていないとピット 0 が、データがフル (8 バイト入っている) ならピット 1 が T になります。両方とも0 になっているときは、空でもフルでもないということですから、1~ 7 バイト分のデータが入っている状態ということになります。

### **0·9** SERRレジスタ

ビット配置を図19に示します。

### ●図……19 SERRレジスタ (ベースアドレス+\$0F)



11: インプット動作時に SCSI から受け取ったデータにパリティエラーを検出した

01: アウトブット動作時, SCSI バスに出力しようとしたデータにパリティエラーを検出した 00: パリティエラーは検出されなかった

<sup>11:1279</sup> 

このレジスタに示されるエラーのうち、ビット3かビット1のいずれかが17になると、SPC Hardware Error (INTS レジスタのビット1)となり、割り込みが発生します。それぞれのエラーの意味は次のようになっています。

### bit 7, 6: Data Error

SCSI.上でパリティエラーを検出したことを示します。ビット6と7の組み合わせとその内 容は図 19に示したとおりですが、読みかえると、ビット6はSPCがパリティエラーを発生し たときに71となり、ビット7は入力時に検出した場合に1、出力時に検出したときには0°にな ると考えればよいようです。

### bit 3 : TC Parity Error

SPCが転送バイトカウンタのデクリメント動作をしているときにパリティエラーを検出したことを示します。

### bit I: Short Transfer Period

REQや ACK 信号入力が SPC が追従できないほど遠い周期で入力されたことを示します。 SPC が追従できる周期を図 20 に示します。このタイミングは SPC に与えられているクロック 周波数をもとにして第出されます。クロック周波数は取り扱い説明書などを見ても書いてありませんでしたので、実測したところ(CZ-6BSI を初代機に入れた場合)、 $5\,\mathrm{MHz}$  でした。これより、 $1\,\mathrm{tru}=200\,\mathrm{ns}$  となります。

#### ■図……20 REQ/ACK 信号周期の制限



### 9·10 PCTLレジスタ

ビット配置は 485ページの図 21 のようになっています。

ビット6~3は使用されていませんが、'0'を書き込むようにしてください。おのおののビットの意味は次のようになっています。

### ●図·····21 PCTLレジスタ (ベースアドレス+\$11)



#### bit 7: Busfree INT Enable

バスフリーフェーズ検加による Disconnected 割り込みを発生するか否かを選択します。'I' にすると割り込み発生許可になります。Select コマンドを発行するときや、Disconnected 割 り込みをリセットするときには、このビットを必ず'0'にして不要な割り込みの発生を禁止して ください。

#### bit 2. L. 0: Transfer Phase

イニシエータとして SCSI バスと結合しているときには実行しているつもりのフェーズを、 ターゲットとして結合しているときには SCSI で実行するフェーズを設定します。 イニシエー タとしてハード転送を行う場合、バス上のフェーズとこのレジスタで指定したフェーズが一致 しないと、転送動作が行われませんので注意してください。

Select コマンドを発行するときには、このレジスタのビット 0 が'0'だとセレクションフェーズ、'1'ゲレリセレクションフェーズの指定にかります。

## °4 :

## SPCの転送モード

SPC の持つ転送モードを 486 ページの図 22 にまとめておきました。 マニュアル転送は、REQ-ACK ハンドシェークの制御などをすべて CPU でコントロール

### ■図……22 SPC の持つ転送モード

転送:	E – F	データアクセス	DREQ信号	CPUが転送制御に 使用するレジスタ	備考
マニュ	アル転送	TEMPレジスタ	出力しない	PSNSレジスタ	
ハード転送	プログラム 転送	DREGレジスタ	出力しない	SSTSレジスタ (または割り込み)	X 68000では使用不可
1 40.62		DREGレジスタ	出力する		

するものです。SASIボートと似たようなものだと思えばよいでしょう。このモードでは、 SCSI バスのデータラインのアクセスは TEMP レジスタを通して行います。ハード転送は、このような面倒な制御のほとんどを SPC 自体で行ってしまうモードです。このモードでは、 SCSI バスのデータラインとのアクセスは DREG レジスタで行い、8 バイトの FIFO バッファが存効となります。

さらに、ハード転送モードは DREQ (DMA 転送要求) 信号を出力するか否かによって、 DMA 転送モードとプログラム転送モードの2つに分類できます。ただし、X 68000の SCSI インタフェースでは、SPCの DREQ 信号を DTACK 信号を作成するのに使用しているため、 プログラム転送モードを選択すると、DREG レジスタへのアクセスができなくなります(すべてパスエラーになって)しまいます)。

## 5 SPCのコマンド

SCMD レジスタの上位3ビットに書き込むコマンドと、その動作は次のようになっています。

### 9·1 Bus Releaseコマンド

ターケットとして動作しているときにバスフリーフェーズへの移行を行うときに使用しま す。データ転送中から移行するときには、Transfer Pause コマンドでデータ転送を停止させ てから行うようにしてください。

このコマンドは Select コマンド発行後、バスフリーフェーズ待ちの状態にあるときに

Select コマンドをキャンセルするために使用することもできます。

### 9·2 | Selectコマンド

セレクション/リセレクションフェーズの起動要求コマンドです。Arbitration Enable になっているとき(SCTLレジスタのビット4が1)には、セレクションリセレクションフェーズの前にアービトレーションフェーズが自動的に実行されます。アービトレーションフェーズで負けても、このコマンドの実行は終了します。

アービトレーションで勝った場合や、Arbitration Enabel でない場合には、セレクション/ リセレクションフェーズが実行されます。

Select コマンドが失敗した (セレクションタイムアウトになった) ときには Time Out (INTS レジスタのビット 2)を'1'として、また、セレクションが成功した場合には Command Complete (INTS レジスタのビット4) を'1'にして割り込みを発生します。

Select コマンドは、コマンド発行前に次の設定を必要とします。

#### PCTL レジスタのビット 0

セレクションフェーズを実行するのか、リセレクションフェーズを実行するのかを選択します。'0'のときにはセレクションフェーズ、'1'のときにはリセレクションフェーズが実行されます。

#### Set ATN コマンドの発行

セレクションの後、メッセージアウトフェーズを実行したい場合には、Select コマンドに先 立って Set ATN コマンドを発行し、ATN 信号をTにするよう SPC に指示します。 TEMP レジスタ

セレクション/リセレクションフェーズのときにデータラインに出力する値(自分と相手の ID)に対応するビットが $\Gamma$ になったデータをセットします。

### TCH/TCM レジスタ

セレクションフェーズ/リセレクションフェーズのときの相手からの応答を待つ時間(BSY 信号が1'になるまでの時間)を設定します。この時間 T は、TCH/TCM で示される値を X とすると、

 $T = (X \times 256 + 15) \times t_{CLE} \times 2$ 

で表されます。ここで、tclfは SPC に与えられているクロックの周期です(X 68000 では 200

nsで計算します)。この時間が経過しても、BSY信号がTにならないと、セレクションタイム アウトになります。Xが0のときだけは例外で、監視時間は無限大になります。 TCLレジスタ

SPCが、BSY と SEL信号がともに'0'となってからアービトレーションやセレクション/リ セレクションフェースを開始するまでの時間を改定します。この待ち時間は、TCLへの設定値 をXとすれば、(X+6)× $t_{\text{CLF}}$ から、(X+7)× $t_{\text{CLF}}$ の間の値となります。X の値の範囲は800~80 Fで、51011上の設定は禁止されています。X 86000の場合、推撃値は803 です。

### 9·3 Set ATNコマンド

SCSI バスの ATN ラインをTにします。SPC がイニシエータのときだけ有効です。Select コマンドの前に発行された場合には、Select コマンドの実行時に ATN ラインがTになりま す。ただし、セレクションフェーズ実行前に Selected か Reselected 割り込みが発生した場合 は、Set ATN コマンドは影響をれます。

### 9·4 Reset ATNコマンド

SCSIバスに出力中の ATN 信号を"0"に復帰させます。ただし、SPC が伝送実行中にパリティエラーを検出したことによって自動的に SCSIバスの ATN 信号を"1"にした場合には、実行中の Transfer コマンドが終了するまで、このコマンドで ATN をリセットしてはいけません。

マニュアル転送のときに ATN 信号をリセットするときは、ACK 信号を'1'にする前に行ってください。

次の場合には、SPC は自動的に ATN 信号を'0'に復帰させます。

- Disconnected割り込みが発生したとき
- ハード転送モードで、メッセージアウトフェーズを実行する場合で、最終バイトを送出するとき
- ・セレクションタイムアウト検出後、BSY 信号の応答がないまま、割り込みをリセットして SPC が SCSI バスと非結合状態になるとき
- ・セレクションタイムアウト時間を無限大に設定したとき、BSY 信号の応答がないまま Time Out ビット (INTS レジスタのビット 2) に'1'を書き込んで非結合状態に復帰させる

### 9·5 Transferコマンド

データイン/アウト、ステークス、コマンド、メッセージイン/アウトの各フェーズでのデー 夕転送 (ハード転送) の実行開始を指示するコマンドです。このコマンドを実行する前に、次 の設定を行っておく必要があります。

- ・転送バイトカウンタ (TCH/TCM/TCL) に転送を行うバイト数を設定する
- · PCTL レジスタの下位 3 ビットに実行するフェーズを設定する

ターゲットとして動作しているときには、コマンドの実行は次の条件で終了します。

- ・転送バイトカウンタに設定したバイト数分の転送が終了した
- · Transfer Pause コマンドが発行された
- SCMD レジスタのビット 0 を'1'にしたインプット動作のときにデータラインにパリティエラーを検出した

イニシエータとして動作しているときには次の条件でコマンド実行を終了します。

- Padding 転送モードでないときに転送バイトカウンタで指定されたバイト数の転送が終了した。
- ・ターゲットが PCTL で指定した以外のフェーズに移行した
- Disconnected 割り込みが発生した

転送開始時、PCTLレジスタで指定したフェーズと SCSI バス上のフェーズが一致しないと、転送動作は開始されず、Service Required 割り込みが発生します。

なお、イニシエータとしてハード転送を実行するときには、転送バイトカウンタの値は2以上にしてください。

### ⑥·⑥ Transfer Pauseコマンド

ターゲットとして動作しているとき、実行中のハード転送動作を中断させるコマンドです。 イニシエータとして動作しているときには、このコマンドは使用できません。アウトブット動 作時、このコマンドを発行した後は DREG レジスタへの書き込みを行ってはなりません。

### 9·7 Set ACK/REQコマンド

マニュアル転送時に SCSIバスの ACK/REQ信号を17にするために使用します。イニシエ ータとして動作しているときには ACK 信号が、ターゲットとして動作しているときには REQ 信号が17になります。このとき、PCTLレジスタの下位3 ピットには実行するフェーズ を到定します。

### 9·8 Reset ACK/REQコマンド

マニュアル転送時、SCSI バスの ACK/REQ 信号を'りにするために使用します。イニシエー 夕として動作しているときには ACK 信号が、ターゲットとして動作しているときには REQ -信号が'0'になります。必要なら、本コマンドに先行して Set ATN コマンドを発行しておくこ とで、ATN 信号を貼力させることができます。

メッセージインフェーズでの転送をハード転送で行った場合、SPC は最終バイトを受け取った後、ACK 信号をTにしたまま転送を終了してしまいますので、このコマンドで ACK 信号をTPに毎編させる必要があります。

# 6 SCSIの主要コマンド

SCSI の規格化時に SCSI インタフェースで用いられるコマンドも整理されたのですが、それだけではまだ不十分であるというメーカの声が強いことから、ANSI でも SCSI コマンドの

規格化作業を行っています。これらのコマンドは CCS (Common Command Set) と呼ばれています。

CCS のすべてについて説明するのはとても無理なので、ここでは Human68K の SCSI ドライバなどが使用しているコマンドに限定して説明しておくことにしましょう。

### ⊕·1 SCSIコマンドの一般形

SCSI コマンドフォーマットの一般形を 492 ページの図 23 に示します。

SCSIコマンドは、SASIと同じ6パイト長コマンドに加え、10パイト長、12パイト長のコ マンドがあります。このうち、10パイト長コマンドは、コマンドの最初のパイトの上位3ピッ ト (グループコード) が001、12パイト長コマンドは"101"になっています。6パイトコマンド のフォーマットは、名称が変更されている程度で、ほとんど SASIと同じです。

Human68K の SCSI ドライバなどが使用するコマンドは、ほとんどがグループ 0 (グルー プコードが'000')で、Read Capacity など、こく一部のコマンドがグループ 1 となっており、 グループ 5 のコマンドはありません。

コントロールバイト(各命令の最終いイト)の Link ピットは、ターゲットに複数コマンドの 連続実行をさせるために使用するフラグです。連続実行を行うときには、このピットを'I'にし ます。ターゲットにこの機能がサポートされていると、コマンド'実行後のステータスフェーズ で INTERMEDIATE ステータスを返し、メッセージインフェーズに続いてコマンドフェー ズに移行します。

Flag ビットは、Link ビットをTにしたときにのみ有効です。Link ビットが0のときにこ のビットをTにしてはなりません。このビットがTだと、ターゲットは、コマンドが正常終了 した後に、LINKED COMMAND COMPLETE WITH FLAGメッセージを、0のとき には LINKED COMMAND COMPLETEメッセージを通知します。通常、このフラグは一 連のコマンドの中で特定のコマンドの実行が終了したことを検出するためのマークとして使用 します(どちらのメッセージが返ってきたかによって、マークしたコマンドか否かが区別でき る)。

### ●図----23 SCSIコマンドの一般形

### 6 バイト長コマンド(グループ0)

転送順序	bit7 6	5 4	3 2	, 1	bit0	備考
0	グループコー	F :	コマンド	⊐ - F		オペレーションコード
1	LUN (倫理ユニット)	(69) <b>論理</b>	ブロックア	ドレス()	(位)	
2	論明	アロック	アドレ	2		
3	論理フ	ブロックフ	アドレス	(下位)		
4		報送	長			
5	v	Rese	rved	Flag	Link	コントロールバイト

### 10パイト長コマンド(グループ1)/12パイト長コマンド(グループ5)

転送	順序									併 考	
10バイト長	12バイト長	bit7	6	5	4	3	2	1	bit0	100 45	
0	0	グル	ーブコ	-F		J 7	ンドニ	- 1		オペレーションコード	
1	1	(1672)	LUN Z=y}	<b>委号</b> )	(R	eserv	red)		Rel Adr		
2	2		論理	ブロ	ックコ	PFL	ス(.	上位)			
3	3		100	環フ	יים יי	クア	ドレ	, ,			
4	4		B	確理フ	ים יי	クア	ドレ	2			
5	5		論理	ブロ	ックフ	PFL	ス(*	下位)			
6	6			Re	serve	d					
	7				//					(将来拡張用)	
	8				//						
7	9			1/2	送長	(上位	1)				
8	10			82	送長	(下位	<u>'</u> )				
9	11	1	/		Reser	ved		Flag	Link	コントロールバイト	

Rel Adr: 論理プロックアドレスは最後にアクセスしたところからの相対値である (2の補数表記)

Y:ベンダ(メーカ)ごとに自由に使用可

### ®·2 SCSIコマンドのコード

X 68000 で使用される主要なコマンドのコード一覧を 図 24 に示します。

■図……24 SCSI主要コマンド

J7:	ンドの1バー	1 ト目		備考				
オペレーションコード		コマンドコード	コマンド名					
\$ 00 \$ 01 \$ 03 \$ 04 \$ 08 \$ 0A \$ 12 \$ 1A \$ 25	0 0 0 0 0 0 0	\$0 \$1 \$3 \$4 \$8 \$A \$12 \$1A	Test Unit Ready Rezero Unit Request Sense Format Unit Read Write Inquiry Mode Sense Read Capacity	ユニットが使用可能であるか調べる シリンダのへのヘッド移動などを行う センスデーの取得 メディアのフォーマットを行う データの歌き込み ターゲットおよびユニットの属性情報取得 メディアやユニットのバラメータ取得 ユニットのブロックをサブロック参の取得				
\$ 28 \$ 2A \$ 18 \$ 39	1 1 0	\$8 \$A \$18 \$19	Read Write Copy Compare	拡張READ (プロックアドレスや転送長の拡張) 拡張WRITE( // ) 論理ユニット間/同一ユニットでのコピー // データ比較				
\$ 3A	1	\$1A	Copy And Verify	// コピーとベリファイ				

このうち、上から9つまでは、SCSI ドライバがサポートを要求している必須コマンドです。 X 68000 で SCSI ディスクを検続するときには、最低限、これらのコマンドがサポートされていなくてはなりません。

続く828 と82Aの2つのコマンドは、6パイト長コマンドの Read コマンドと Write コマンドを拡張し、より大きなブロック番号とブロック数の構定が行えるようにした拡張 READ/WRITE コマンドです。X 68000では、ディスクの先頭ブロックに書き込まれるデバイスパラメータ中に起張 READ/WRITE コマンドが他用できるかるかを示すフラグがあります。

最後の3つ、Copy、Compare、Copy And Verify コマンドは、とくに使用されることはないと思いますが、後の説明の中でこれらのコマンド名が出てくるため、一応オペレーションコードだけはあげておきます。

### ◎·3 SCSIの主要コマンドの内容

SCSI コマンドのうち, \$00, \$01, \$03, \$04, \$08, \$0A の各コマンドは, SASI のところ

で説明したものと同様ですので省略し、ここでは、\$12(INQUIRY)、\$1A(MODE SENSE)、 \$25 (READ CAPACITY)、\$28 (拡張 READ)、\$2A (拡張 WRITE) の各コマンドについ て説明していくことにします。

### ③・⑥ 1 | INQUIRYコマンド(オペレーションコード\$ 12)

INQUIRY コマンドのフォーマットを図 25 に示します。

●図······25 INQUIRY コマンド

転送順序	bit7	6	5	4	3	2	. 1	, bit0	備考
0	'0'	.0,	'0'	111	′0′	10'	11	0'	オペレーションコード: \$12
1	(論)	LUN LEy	番号)		Res	erved		-	
2				Rese	rved				
3				Rese	rved				
4			Allo	catio	n Ler	ngth	,		イニシエータが用意しているバッファのバイト長
5		v		Rese	rved		Flag	Link	

このコマンドはターケットと、その下に接続されているユニット (デバイス) がどのような デバイスであるか、取り外し可能であるかなどといった、属性情報の読み出しを行います。こ のコマンドで得られるデータのフォーマットを図 26 に示します。

先頭バイトは、接続されているのが HDD のようなグイレクトアクセス(ランダムアクセス) デバイスであるか、シーケンシャルアクセスデバイスであるかなどのデバイスの観測を示すこ とにします。 X 68000 では、現在、ダイレクトアクセスデバイスしかサポートされていません が、将来は CD-ROM や DAT などのシーケンシャルアクセスデバイスのサポートも行われる ようになるでしょう。

RMB ビットは、そのデバイスがリムーパブル(取り外し可能)であるか否かを示します。HD のように取り外し不可能な場合には RMB ビットは70、光磁気ディスクのようにリムーパブル なデバイス場合にはTになります。

準拠規格は、そのデバイスが準拠している規格を判断するのに使用されます。下位3 ビット が ANSI の規格、そのほかのビットが ISO や ECMA などで規定する SCSI 規格の準拠を 示しますが、当然のことながら、ANSI の規格書では ANSI ビットの定義しかありません。一 般的な SCSI 対応シードディスクも、ISO や EMCS のビットはすべて '0'にしているようで

#### ■図……26 INQUIRYデータ

転送順序	bit7 , 6 , 5 , 4 , 3 , 2 , 1 , bit0	備考
0	Peripheral Device Type	デバイス種別
1	RMB Device-Type Qualifier	下位7bitは任意使用可(DIPスイッチの状態など)
2	ISO Version ECMA Version ANSI-Approved Version	準拠規格
3	(Reserved)	
4	Additional Length	追加データ長
5~n+4	Vendor Unique Parameter Bytes	追加データ

RMB:取り外し可能デバイスのとき'1'

#### Peripheral Device Type

値	内 容
\$00	ダイレクトアクセスデバイス(HDD等)
\$01	シーケンシャルアクセスデバイス(MT等)
\$02	プリンタデバイス
\$03	プロセッサデバイス
\$04	WORM(追記型)デバイス
\$05	読み出し専用ダイレクトアクセスデバイス
\$06~\$7E	(将来拡張用)
\$7F	論理ユニットは存在しない
\$80~\$FF	各ペンダ(メーカ)で自由に使用可

#### ANSI-Approved Version

値	内 容
0	準拠規格なし
1	ANSI X3.131-1986準拠
2	ANSI X3T9.2/86-109(SCSI-2) 準拠
3~7	(将来拡張用)

す。

ANSI ピットは"1つとき、ANSI X 3.131-1986 (これがもっとも一般的な SCSI の規格) に、"2"のときに ANSI X3T9, 2/86-109 (SCSI-3) に準拠していることを示すことになってい ます。準拠規格が X 3.131-1986 以前のものであるような場合には"0"を返すことになっていま す。

### @・@2 MODE SENSEコマンド(オペレーションコード\$1A)

メディアや論理ユニット, 周辺デバイスパラメータなどを報告するコマンドです。コマンドのフォーマットは 496 ページの図 27 のようになっています。

このコマンドに対して、ターケットは図 28のようなフォーマットのデータを送ってきます。 このうち、とくに必要性が高いのは WP (Write Protect=書き込み禁止) ビットでしょう。 '1'のとき、そのメディアが書き込み禁止であることを示します。

### ●図·····27 MODE SENSE コマンド

転送順序	bit7	6	. 5	. 4	3	2	1	bitO	備考
0	'0'	'0'	,0,	111	111	101	111	'0'	オペレーションコード:\$1A
1	(論理	LUN	돌号)		(R	eserv	ed)		
2		erved)			erved				ANSI X3. 131-1986 ではReserved
3			(F	Reser	ved)				
4		A	llocat	ion L	engti	3			イニシエータが用意しているパッファのバイト数
5		V		Rese	rved)	-	Flag	Link	

PC	内容
'00'	カレント値
'01'	変更可能値
'10'	デフォルト値
'11'	セーブ値

ージコード	内 容
0	ベージディスクリプタは転送しない
1	リード/ライトエラーリカバリパラメータ
2	ディスコネクト/リコネクトパラメータ
3	フォーマットパラメータ
4	ドライブパラメータ
7	ベリファイエラーリカバリバラメータ
8	キャッシングパラメータ
\$21	アディショナルエラーリカバリバラメータ
\$22	リコネクションタイミングパラメータ
\$3F	全パラメータ

### ●図·····28 MODE SENSE データ

転送順序	bit7	6   5   4   3   2   1	oleO	億 考
0		Sense Data Length	センスデータ長(自	分自身は含まない)
1		Medium Type	メディアタイプ	
2	WP	(Reserved)	WP: Write Protect ('1	(のとき書き込み禁止)
3		Block Descriptor Length	ブロックディスクリ	プタ長 (8の倍数になる)
0		Density Code	密度コード	
1		Number of Blocks (MSB)		
2		Number of Blocks	ブロック数	
3	Г.	Number of Blocks (LSB)		ブロック
4		(Reserved)	(将来拡張用)	ディスクリプタ (複数になることもある)
5		Block Length (MSB)		
6	П	Block Length	ブロック長	
7		Block Length (LSB)		
0 ~ n	٧	endor Unique Parameter Bytes	ベンダ(メーカ)ごと	に自由に使用可

Density Code

値	内 容
\$00	デフォルト(単一の密度のみサポート)
\$01	単密度フロッピーディスク
\$02	倍密度フロッピーディスク
	(将来拡張用)
\$80~\$FF	ベンダ(メーカ)ごとに自由に使用可

メディアタイプは、おもにフロッピーディスクや MT (Magnetic Tape) を考えたパラメ ータであるため、HD では\$00 が入るだけのようです。メディアタイプの内容を図 29 に示して おきます。

コマンド中の Allocation Lengthは、イニシエータが受け取りたい MODE SENSE データのバイト数を指定します。ターゲットは、ここで指定されたバイト数以上の MODE SENSE データは送信してきません。

また、コマンドの転送順序2のデータは、ANSI X 3.131-1986では予約領域となっている のですが、その後の標準化作業で PC とページコードというデータになったようです。残念な がら、私の手元には資料がないのですが、ディスクメーカの出しているマニュアルなどを見る

●図……29 メディアタイプ

値	メディアタイプ
\$01	デフォルトメディア (currentry mounted medium type) 片面フロッピーディスク (unspecified medium) 両面 // // // // // // // // // // // // //

フロッピーディスクのメディアタイプ

値	サイズ	ビット密度 Bits/Radian				面	参照規格
\$ 05	8インチ	6	631	1.9 (48)	1	ANSI X3.73-1980	
\$06	//	6	631	//	2	EMCA 59	
\$09	//	13	262	//	1	なし	
SOA	"	13	262	//	2	ANSI X3.121-1984	
SOD	5.25インチ	3	979	//	1	ANSI X3.82-1980	
\$12	"	7	958	"	2	ANSI X3.125-1985	
\$16	//	7	958	3.8 (96)	2	ANSI X3.126-1986	
\$1A	//	13	262	"	2	ISO DIS8630-1985	
\$1E	3.5インチ	7	958	5.3(135)	2	ANSI X3,137	

ダイレクトアクセスMT

値	幅 (mm)	トラック数	密度 ftpmm(ftpi)	参照規格
\$40 \$44	6.3 6.3	12 24	394(10000) 394(10000)	ANSI X3B5/85-151

と、MODE SENSE データのうち、Vendor Unique Parameter Bytesのところに、エラー発生時のリトライ回数や何報力法、欠届プロックの安替処理力法、シリンタ数、ヘッド数などの情報が入っています。PC とページコードで、これらのうち、どのパラメータを受け取りたいのかを指定しているわけです。これらの一部は、MODE SELECT コマンド(オペレーションコード \$15)で変更することも可能となっています。これらのパラメータの具体的な内容は非常に接触であるカリには日常的に使即することはほとんどないので認明は省略します。一応、参考にしたドライブメーカ (富士面)の PC と、ページコードの値と、その内容を図 27 に併記しておきますので参考にしてください。

### ⑨・⑩ 3 READ CAPACITYコマンド(オペレーションコード \$25)

コマンドフォーマットを図30 に示します。このコマンドは、ドライブの1 ブロックのバイト 数と、プロック数を報告させるものです。このコマンドに対する応答データのフォーマットを 図31 に示します。X 68000 の SCSI ドライバでは、ブロック長として 256, 512, 1024バイト のいずれでもかまわないようにしており、ディスクの先頭の SCSI デバイスパラメータ領域に ブロック長と総プロック数を書き込んでいます。

●図----30 READ CAPACITYコマンド

転送順序	bit7	, 6	5	4	. 3	2	. 1	ытв	備考
0	'0'	'0'	11	'0'	.0,	11	'0'	11	オペレーションコード:\$25
1	(論理	LUN 2=7	품号)	(	Reser	ved)		Rel Adr	
2		Log	ical E	llock	Addr	ess (1	(SB)		
3		L	ogical	Bloo	k Ad	dress			論理ブロックアドレス /PMIビットが'0' のとき\
4		L	ogical	Bloo	k Ad	dress			(はすべて0にすること)
5		Log	ical B	lock	Addr	ess (L	SB)		
6			(R	eserv	ed)				
7			(Re	eserv	ed)				
8	1	/		(R	eserv	PMI			
9	1	/		(Rese	rved)		Flag	Link	

PMI (Partial Medium Indicator)

<sup>&#</sup>x27;0':返されるプロックアドレスとプロック長データはユニットの最終プロックの情報である。 Logical Block Address はすべてのにすること。

<sup>&#</sup>x27;1':返されるブロックアドレスは、指定されたLogical Block Address以降で実質に使用できる 最終ブロックのアドレスとなる。

●図·····31 READ CAPACITYデータ

転送順序	bit7	. 6	5	4	3	2	1	bit0	備考
0						ess (MS			
1				. /	,				
2				, ,	,				論理ブロックアドレス
3				, ,	,	(LS	B)		
4			В	ock L	engtl.	(MSB	)		
5				,	y	-			
6					,	-			ブロック長(バイト単位)
7		-		,	,	(LSE	3)	-	

### ③・⑥ 4 拡張 READコマンド(オペレーションコード\$28)

コマンドフォーマットを図 32 に示します。READ コマンドを拡張して、より大きなブロック番号と転送ブロック数を指定できるようにしたものです。

転送順字1の Rel Adrは、最後にアクセスしたブロック番号からの相対値であることを示すフラグで、相対値にする場合には'1'にします。

●図-----32 拡張 READ コマンド

転送順序	bit7	, 6	5	4	3	2	. 1	bit0	億 考
0	'0'	'0'	111	101	111	'0'	'0'	'0'	オペレーションコード:\$28
1	(納理	LUN	番号)	(	Rese	rved)		Rel Adr	
2		Log	ical E	lock	Addre	ess (	MSB)		
3		L	ogica	Blol	k Add	ress			読み始める
4		L	ogical	Blo	k Ad	dress			ブロックアドレス
5		Log	cal E	lock	Addr	ess (I	SB)		
6			(R	eserv	ed)				(将来拡張用)
7			Tran	sfer	Leng	th (M	SB)		読み出すブロック数
8			Tran	sfer	Lengt		飲み面9ノロック致		
9		V		Rese	rved)		Flag	Link	

### ①・② 5 拡張WRITEコマンド(オペレーションコード\$2A)

コマンドフォーマットは図33のようになっています。拡張 READ コマンドと同様、より大きなブロック番号と、書き込みブロック数を指定できるようにしたものです。

#### ■図……33 拡張 WRITE コマンド

転送順序	bit7	6	. 5	. 4	, 3	, 2	, 1	bito	第 考
0	,0,	101	111	'0'	111	.0.	111	.0.	オペレーションコード:\$2A
1	(論理.	LUN	(10年)	(	Reser	ved)		Rel Adr	
2		L	ogica	l Blo	ck Ad	dres	(MS	B)	
3		ı	ogica	l Blo	ck A	ddres	S		書き込みを開始する
4			ogica	l Bio	ock A	ddres	is		ブロックアドレス
5			Logica	al Blo	ock A	ddres	s (LS	B)	
6				Rese	rved)				(将来拡張用)
7			rans	fer L	ength		書き込みを行う		
8			Frans	fer L	ength		ブロック数		
9		V	(	l Reser	ved)		Flag	Link	

## ● 7 ステータスバイト

SASIでは、ステータスパイト(ステータスフェーズで渡されるデータ)は800が正常という 以外、特別な規定がなかったのですが、SCSIではよく使用されるものについて、コードの割り 振りが決められました。501ページの図34にステータスパイトの内容を示します。

ビット1からビット4までがSCSIで規定されているステータスパイトコードです。これらの内容は、次のようになっています。

### ●図……34 ステータスバイトのフォーマット



### Good

ターゲットは正常にコマンド処理を終了した

#### Check Condition

センスデータに反映させるエラー、例外、異常状態などが起こった。このステータスを受け 取った場合、イニシエータは、REQUEST SENSE コマンドを使って、センスデータを受け 取らなくてはならない

### Condition Met

サーチコマンドでデータが見つかったときに返される。論理プロックアドレスは、センスデータ (REQUEST SENSE コマンドを発行したときの返答データ) でわかる

#### Busy

ターゲットはビジーである。イニシエータは、しばらく待ってから、コマンドを再発行する ことで回復できる (かもしれない)

### Intermediate

コマンドの連続実行機能(コマンドのコントロールバイトの Link フラグを立てる)を使用したときのコマンド処理終了メッセージとして返答される

### Reservation Conflict

指定したドライブは、他のイニシエータからリザーブされている状態であり、解除されるまで使用不可能である (通常、X 68000 の SCSI システムではイニシエータとなるのは X 68000 だけなので、これが返ってくることはない)

Check Conditionが返ってきたときには、必ずその直後に REQUEST SENSE コマンド を発行する必要があります。大方の SCSI デバイスは受け取るまで、REQUEST SENSE 以 外のコマンドは実行されなくなってしまうようです。

また、ドライブがリセットされたり、電源を ON/OFF されると、最初のコマンドに対する 応答は必ず Check Conditionとなります。

# センスデータ

REQUEST SENSE コマンドに対する応答として返されるセンスデータは、SASI 相当の 4パイトデータでは少々情報不足であるということから、SCSI ではあらたに拡張型センスデ ータフォーマットを定めました。

拡張型センスデータのフォーマットを図35に示します。先頭バイトの下位7ビットが870であるとき、拡張型センスデータであることを示します。

### ●図……35 拡張型センスデータのフォーマット

転送順序	bit7	6	5	4	3	2	1	bits	備考
0	V	'1'	111	111	'0'	'0'	'0'	'0'	拡張センスデータであることを示す
1	Γ	-	t	グメン	/トネ	号			Copy, Compare, Copy & Verifyの異常終了 時,実行中のセグメント番号を示す
2	FM	EOM	ILI	(R)		センス	スキー		
3	1	ンフ	オメ・	ーショ	ョン/	41	(上位	±)	
4				. /	y				インフォメーションバイト
5				. /	y				1 2 2 3 3 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2
6	1	ンフ	オメ・	-シ:	コンノ	(1 h	(下位	<u></u>	
7	追加センスデータ長								
8~n+7			追加	セン	スデ				

V (Valid):インフォメーションバイトの内容が有効なとき'1'

▼ (Validic)・ファオメーションハートの内当か何知なとさ! FM(File Mark):シーケンシャルアクセスデバイスのとき,ファイルマークが検出されたことを示す EOM (End of Medium): // 姿体の終了が //

ILI(Incorrect Length Indicator):データブロック長の不一敗が検出されたことを示す

(R):リザーブ 将来拡張用

センスデータの転送順序2の下位4ビットはセンスキーと呼ばれるデータで、これによって、 そのセンスデータがどのようなものであるかかを示します。センスキーの値と、その内容との 対応は図36のようになっています。また、図37と図38に、それぞれ READ コマンドと WRITE コマンドで発生する代表的なエラーと、それに対応するセンスキーを示しますので参 等にしてください。

### ●図……36 センスキーと内容

センスキー値	名 称	内 容
\$0	No Sense	特有のセンスキーはない
\$1	Recovered Error	最後に与えられたコマンドがリカバリ動作により正常終了した
\$ 2	Not Ready	指定されたユニットはアクセス可能な状態ではない
\$3	Medium Error	媒体の欠陥や記録されたデータの異常による回復不可能なエラー
\$4	Hardware Error	回復不可能なハードウェアエラー (コントローラ、デバイスの故障など)
\$ 5	Illegal Request	コマンドやパラメータに不正な値が検出された
\$6	Unit Attention	メディアの入れ替えやユニットのリセットが行われた
\$7	Data Protect	プロテクトされた領域にリード/ライトしようとした
\$8	Blank Check	読み出し中にブランク領域になった*1.*2 書き込み中にブランクでない領域になった*1
\$9	Vendor Unique	ベンダ(メーカ)ごとに自由に使用可
\$ A	Copy Aborted	Copy, Compare, Copy & Verify コマンドがデバイス異常により中止した
\$ B	Aborted Command	ターゲットはコマンドの実行を異常終了した
\$ C	Equal	Searchコマンドで一致を検出した
\$ D	Volume Overflow	データがバッファに残っているのに、デバイスは最終プロックに適 してしまった
\$E	Miscompare	ソースデータとメディアから読み出したデータが一致しない
\$ F	(Reserved)	(将来拡張用)

<sup>\*1:</sup>追記型デバイスのとき \*2:シーケンシャルアクセスデバイスのとき(MTなど)

### ●図……37 READ コマンドに対するセンスキー値

状 況	センスデータ中のセンスキー値
無効なブロックアドレスを指定した	Illegal Request (最初に異常になったブロックアドレスも返される)
ターゲットがリセットされたり、メディアの交換が行われた	Unit Attention
回復不可能なリードエラー	Medium Error
回復可能なリードエラー	Recovered Error
オーバーラン/リトライで救済できるエラー	Aborted Command

### ●図·····38 WRITE コマンドに対するセンスキー値

状 況	センスデータ中のセンスキー
ターゲットがリセットされたり、メディアの交換が行われた	illegal Request (最初に異常となったブロックアドレスが返される) Unit Attention Aborted Command

# 9 メッセージデータ

SASIのメッセージは、たんにコマンド処理の最後に送られるデータという以上の役目はあ りませんでしたが、SCSIではメッセージの意味が拡張され、それにともなって主要なメッセー ジについてはコードの規定が行われました。図 39 に SCSIで規定されているメッセージデー タの一覧を示します。

### ●図……39 メッセージデータ

コード	必須(M) オブション(0)	名 称	1/0	備考
\$00	M	Command Complete	1	コマンド実行完了
\$01	0	Extended Message	1/0	拡張メッセージの1バイト目
\$02	0	Save Data Pointer	1	カレントデータポインタの退避要求
\$03	0	Restore Pointers	1	退避していたデータポインタの復帰
\$04	0	Disconnect	1	ターゲットからのバス結合中断通知
\$05	0	Initiator Detected Error	0	イニシエータはエラーを検出した
\$06	0	Abort	0	ターゲットの入出力動作をクリアする
\$07	0	Message Reject	1/0	受け取ったメッセージはサポートされていない
\$08	0	No Operation	0	なんら有効なメッセージを保持していない
\$09	0	Message Parity Error	ō	メッセージ受信中にパリティエラーを検出した
\$0A	0	Linked Command Complete	1	リンク付きでフラグ='0'のコマンドの処理が正常終了した
\$0B	0	Linked Command Complete(with Flag)	1	// フラグ = '1' //
\$0C	0	Bus Device Reset	0	パス上で動作中/保留中のすべての入出力動作をクリア
\$0D~\$7F	-	(Reserved Codes)		(将来拡張用)
\$80~\$FF	0	Identify	1/0	イニシエータとターゲット間の入出力パスの設定

### 9·1 IDENTIFYメッセージ

IDENTIFYメッセージでは、図40のようにピットの割り振りが行われています。セレクションフェーズ直後のメッセージアウトフェーズで、ターケットがディスコネクト処理を行ってよいか否かの選択を行うのに使用されます。

#### ●図·····48 IDENTIFY メッセージ



### 9.2 拡張メッセージ

コード\$01の EXTENDED MESSAGE は、複数パイトにわたる拡張メッセージであることを示すコードです。拡張メッセージのフォーマットは図 41 のようになっています。

●図……41 拡張メッセージのフォーマット

転送順序	値	備考
0	\$01	拡張メッセージであることを示す
1	N	拡張メッセージ長
2		拡張メッセージコード
3~N+1		拡張メッセージアーギュメント

先頭の801 に続くデータで、拡張メッセージのメッセージコード以降のバイト数を示します。 転送師学2のデータがメッセージの種類を識別するための拡張メッセージコード、それ以降は 拡張メッセージに付随するアーギュメントとなっています。拡張メッセージコードは 506 ペー ジの図 42 のように割り振られています。

### ●図……42 拡張メッセージコード

コード	名 称	1/0	衛 考
\$00	Modify Data Pointer	1	カレントデータポインタの値を増減する
\$01	Synchronous Data Transfer Request	1/0	同期転送用のパラメータ定義
\$02	Extended Identify	1/0	IdentifyメッセージのLUNを拡張する
\$03~\$7F	(Reserved)	-	(将来拡張用)
\$80~\$FF	(Vendor Unique)	-	各デバイスごとに自由に定義可

### 9.01 MODIFY DATA POINTERメッセージ

メッセージのフォーマットは図43のようになっています。ターケットからイニシエータに 対して、現在のポインタの値をアーギュメントで示される分だけ増減します。アーギュメント は2の補数表現です。

ポインタには、コマンドポインタ、データポインタ、ステータスポインタの3種類が想定されており、コマンドポインタはコマンド列の先頭、データポインタやステータスポインタはデータやステータスの格納位置を示します。

●図······43 MODIFY DATA POINTERメッセージ

転送順序	データ	備考
0	\$01	拡張メッセージであることを示す
1	\$ 05	拡張メッセージ長
2	\$00	Modify Data Pointerメッセージ
3	データ上位	
4		データポインタの移動量
5		符号付き2進数 (2の補数表記)
6	データ下位	(20)開致农配)

## ①・② 2 SYNCHRONOUS DATA TRANSFER (同期データ転送要求)メッセージ

SCSIでは、SASIと同様の REQ-ACK ハンドシェークによる転送のほか、ACK を待たず に REQ 信号を連続して変化させることでデータを先行して送ってしまう同期転送機能の規定 が行われました(この機能はオプションです)。これによって、データの転送速度を大幅に向上 させることが可能となります。残念ながら、X 68000 に使用されている SCSI コントローラ、 MB89352 は同期転送モードをサポートしていませんので、このメッセージは便用できません。 データ転送の際にこのモードを指定するのが再期データ転送要求メッセージです。メッセー ジのフォーマットを図 44 に示します。転送順序3で転送の周期を指定します。転送順序4 の REQ/ACK オフセットというのは、先行して送ることができるデータの数を示すものです。た とえば、この値が4 であるなら、ACK が返ってこなくても、4 回(4 バイト)のデータ転送が 行われることになります。

### ■図……44 同期データ転送要求メッセージ

転送順序	データ	備考
0	\$01	拡張メッセージであることを示す
1	\$02	拡張メッセージ長
2	\$02	Extended Identifyメッセージ
3	Х	サブ論理ユニット番号

### 9.03 EXTENDED IDENTIFYメッセージ

通常、コマンドで指定できる論理ユニット番号は0から7までであるため、1つのターゲットの下には論理ユニットを8台までつなぐことができるようになっています。これをきらに拡張するのが、このメッセージです。メッセージのフォーマットは図45のようになっています。このメッセージで与えられた8ビットのサフ論理ユニット番号とコマンドの中にある3ビットの論理ユニット番号とを組み合わせて最大2048台までの論理ユニットを指定することができるようになります。

### ●図······45 EXTENDED IDENTIFY メッセージ

転送順序	データ	備考		
0	\$01	拡張メッセージであることを示す		
1	\$03	拡張メッセージ長		
2	\$01	Synchronous Data Transfer Requestメッセージ		
3	m	転送周期 (4×m(ns))		
4	х	REQ/ACK オフセット		

Human68KのSCSIドライバは論理ユニット番号を使用していませんので、このメッセージも使用されることはありません。

## ●10 サンプルプログラム

SCSIディスクから指定したブロックを読み出すサンブルプログラムを作成してみました。 第1引き数でアクセスするブロック番号,第2引き数でアクセスする SCSIディスクの ID番 号を指定します。引き数が省略された場合には、それぞれ0として扱われます。

なお、このサンブルでは、ブロックサイズは 512 バイト、SCSI インタフェースは CZ-6BS 1 であるものとしています。ブロックサイズが 512 バイト以外である場合には BUFSIZE の値 を、SCSI 内臓タイプのときは SDC の値を演育変更してください。

### ●リスト······1 SCSI ディスクからの指定プロック読み出し

```
/*
* SCSIハードディスクアクセステスト
* XC ではvolatile がサポートされていないため、
* 次の一行を入れてvolatileを無効にしてください
* #define volatile
*/
#include <doslib.h>
struct DMAREG {
   unsigned char csr;
   unsigned char cer;
   unsigned short spare1:
   unsigned char
                der:
   unsigned char
                 ocr:
   unsigned char scr:
   unsigned char
                 ccr:
   unsigned short spare2:
   unsigned short mtc:
   unsigned char *mar:
   unsigned long spare3:
```

```
unsigned char
                    *dar:
    unsigned short spare4:
    unsigned short btc:
    unsigned char
                    *bar:
    unsigned long
                    spare5:
    unsigned char
                    spare6:
    unsigned char
                    niv;
    unsigned char
                    spare7:
    unsigned char
                    eiv:
    unsigned char
                    spare8:
    unsigned char
                    mfc:
    unsigned short spare9:
    unsigned char
                    spare10:
    unsigned char
                    cpr;
    unsigned short sparell;
    unsigned char
                    spare12;
    unsigned char
                    dfc:
    unsigned long
                    spare13:
    unsigned short spare14:
    unsigned char
                    spare15:
    unsigned char
                    bfc:
    unsigned long
                    spare16:
    unsigned char
                    spare17:
    unsigned char
                    gcr;
volatile struct DMAREG *dma:
struct SPCREG {
    unsigned char
                    DUMMYO:
    unsigned char
                    bdid;
    unsigned char
                    DUMMY1:
    unsigned char
                    sctl:
                    DUMMY2:
    unsigned char
    unsigned char
                    semd:
    unsigned short DUMMY4;
                    DUMMY3:
    unsigned char
    unsigned char
                    ints:
    unsigned char
                    DUMMY5:
    unsigned char
                    psns;
    unsigned char
                    DUMMY6:
    unsigned char
                    ssts:
    unsigned char
                    DUMMY7:
    unsigned char
                    serr:
```

```
unsigned char
                   DUMMY8:
   unsigned char pctl:
   unsigned char DUMMY9:
   unsigned char mbc:
   unsigned char DUMMY10;
   unsigned char dreg;
   unsigned char DUMMY11;
   unsigned char temp:
   unsigned char DUMMY12:
   unsigned char tch:
   unsigned char DUMMY13:
   unsigned char tcm:
    unsigned char DUMMY14:
   unsigned char tcl;
} :
volatile struct SPCREG *spc:
#define BUFSIZE 0x200
unsigned char diskbuf[BUFSIZE];
#define PSNS REQ
                 0.840
#define PSNS_ACK 0x40
#define PSNS BUSFREE
#define PSNS STATUS 0x0b
#define PSNS MESSAGE
                       0x0f
#define PSNS COMMAND
                       0x0a
#define PCTL DATA IN
#define PCTL COMMAND
                       0x2
#define PCTL STATUS 0x3
#define PCTL MESSAGE
                       0x7
#define SCMD_SELECT 0x20
#define SCMD SET ACK
                       0xe4
#define SCMD_RESET_ACK 0xc4
#define SCMD_TRANSFER
                       0x80
#define INTS DISCONNECT 0x20
#define INTS COMPLETE 0x10
#define SSTS_DREG_EMPTY 0x01
void main():
void scsi_busfree();
```

```
void scsi ints wait():
void scsi phase wait():
void scsi_select();
void scsi send_command();
void scsi send a byte():
void scsi data transfer();
void scsi buffer wait();
unsigned int scsi get status();
unsigned int scsi get message();
unsigned int scsi get a byte();
void dma setup():
void dma start():
void dma stop():
void wait_complete();
void clear flag():
void main(argc, argv)
    int argc:
    char *argv[];
    unsigned int i, j, id, blk no, blk_h, blk_m, blk_l;
    unsigned char c:
    if (argc >= 2)
        blk no = atoi(argv[1]);
    else blk_no = 0;
    if (argc >= 3)
        id = atoi(argv[2]):
    else
           id = 0:
    SUPER(0):
    spc = (struct SPCREG *)0xea0000:
    dma = (struct DMAREG *)0xe84040:
    spc->bdid = 0x7:
    spc->sct1 = 0x10:
    blk l = blk no & 0xff:
    b1k m = (b1k no >> 8) & 0xff:
    blk h = (blk no >> 16) & 0xff:
    printf("Block# = %d(%06X)[%02X:%02X:%02X] Drive = %dYn",
                blk no, blk no, blk_h, blk_m, blk_l, id);
    printf("Bus Free\n");
    scsi busfree():
    printf("Select¥n"):
    scsi select(id):
    printf("CommandYn");
```

```
scsi_send_command(8, blk_h, blk_m, blk_l, 1, 0);
    printf("Data In¥n"):
    scsi data transfer():
    printf("Status = %02XYn", scsi get status());
    printf("Message= %02XYn", scsi_get_message());
    for (i=0: i < BUFSIZE: i+=0x10) {
        for (i=0: i<0x10: i++)
            printf("%02X ".diskbuf[i+i]):
        for (i=0: i<0x10: i++) {
            c = diskbuf[i+i]:
            if ((c < 0x20) | | (c >= 0xe0) | | ((c >= 0x80) && (c < 0xa0)))
                printf("."):
            else
                    printf("%c", diskbuf[i+j]);
        printf("Yn"):
void scsi busfree()
    scsi phase wait (PSNS BUSFREE):
    if (spc->ints & INTS DISCONNECT)
        spc->ints = INTS DISCONNECT:
void scsi ints wait(dat)
   unsigned int
                  dat:
   while(!(spc->ints & dat))
   spc->ints = dat:
void scsi phase wait (phase)
    unsigned char phase:
    while(spc->psns != phase)
void scsi select(id)
   unsigned int id:
    spc->temp = (1 << id) | (spc->bdid):
```

```
spc->tch = 0:
    spc->tcm = 0:
    spc->tcl = 3:
    snc->nc+1 = 0
    spc->scmd = SCMD SELECT:
    scsi ints wait(INTS COMPLETE):
void scsi send command(p1, p2, p3, p4, p5, p6)
    unsigned int p1, p2, p3, p4, p5, p6;
    unsigned char param[6]:
    param[0] = p1:
    param[1] = p2:
    param[2] = p3:
    param[3] = p4:
    param[4] = p5:
    param[5] = p6:
    clear flag():
    dma setup(0, param, &(spc->dreg), 6);
    spc->tch = 0:
    spc->tcm = 0:
    spc->tc1 = 6:
    spc->pct1 = PCTL COMMAND:
    spc->scmd = SCMD TRANSFER:
    scsi phase wait (PSNS COMMAND | PSNS REQ):
    dma start():
    wait complete():
    scsi ints wait(INTS COMPLETE):
void scsi data transfer()
    unsigned int
    clear flag():
   dma_setup(1, diskbuf, &(spc->dreg), BUFSIZE);
    spc->tch = (BUFSIZE >> 16) & 0xff;
    spc->tem = (BUFSIZE >> 8) & 0xff;
    spc->tcl = BUFSIZE & Oxff:
    spc->pct1 = PCTL DATA IN:
    spc->semd = SCMD TRANSFER:
    scsi_buffer_wait();
    dma start();
```

```
wait complete():
    scsi ints wait(INTS COMPLETE):
void scsi buffer wait()
    while(spc->ssts & SSTS_DREG EMPTY)
unsigned int scsi get status()
    spc->pct1 = PCTL STATUS:
    scsi_phase_wait(PSNS_STATUS | PSNS_REQ):
    return(scsi get a byte()):
unsigned int scsi_get_message()
    spc->pct1 = PCTL MESSAGE;
    scsi phase wait(PSNS MESSAGE | PSNS REQ);
    return(scsi get a_byte());
unsigned int scsi get a byte()
    unsigned int dat:
    while (!(spc->psns & PSNS_REQ))
    dat = spc->temp;
    spc->scmd = SCMD SET ACK:
    while (spc->psns & PSNS REQ)
    spc->scmd = SCMD_RESET_ACK;
    while(spc->psns & PSNS_ACK)
    return(dat):
void dma setup(dir, ma, da, len)
    unsigned int dir.len;
    unsigned char *ma, *da;
```

```
dma->dcr = 0x80:
    dma->ocr = 0x31 | ((dir & 0x1) << 7):
    dma \rightarrow scr = 0x04;
    dma \rightarrow ccr = 0x00;
    dma \rightarrow cpr = 0x08;
    dma->mfc = 0x05;
    dma->dfc = 0x05:
    dma->mtc = len:
    dma->mar = ma:
    dma->dar = da:
void dma start()
    dma->ccr = 0x80;
void wait complete()
    while(!(dma->csr & 0x90))
void clear flag()
    dma->csr = 0xff;
```

# システムポート

システムポートには、ディスプレイやキーボード、電源 OFF コントロールなど、こまごまとした周辺制御用の信号が集め られています。ここでは、各システムポートの内容と、その 操作方法について説明します。

# ● 1 システムポートのアドレス配置

システムポートは、ディスプレイのコントラストの設定や電源 ON/OFF 制御などのサポートを行うもので、6つのレジスタから構成されています。それぞれのアドレス配置は 518 ページの図1のようになっています。

### 0・1 システムボート#1

コンピュータ順面のコントラストの測整を行います。下位4ビットで明るその度合が決まり、 8Fがもっとも明るく、80がもっとも暗くなります。Human 68 Kは、通常は8Eで使用して おり、常窓 OFFなどのときはこれを使って画面を暗くしてから落ちるようにしています。

#### ●図……1 システムポート


レジスタ♯	アドレス	bit 7, 6, 5, 4	3 2	1 , bit 0	備考
1	SE8E001		CONTRA	AST	コンピュータ画面コントラスト
2	SE8E003		TV CTRL 3	ID-L 3DL-R	ディスプレイ/3Dスコーブ制御
3	SE8E005	n 5	ーイメージユニ	ット制御	
4	\$E8E007		KEY NMI CTRL RESET	-IRL	キーボード/NMI
5	\$E8E00D	SRAM Write Enable Control			SRAM書き込み制御
6	SE8E00F		Power OFF	Control	本体電源0FF制御

### 0.2 システムポート#2

ビット配置を図2に示します。下位2ビットはオプションの3Dスコープの制御に用いられるものです。ビット0が右目、ビット1が左目のシャッターに対応しており、それぞれ 'I' になっていると、シャッターが OPEN し、画面が見えるようになります。

ビット3は、書き込み略はディスプレイ制御信号、リード時はディスプレイの電源のON/ OFFステータスとして動作します。このビットの詳細については、キーボードの説明のページ を参照してください。

●図……2 システムボート#2(\$E8E003)



### 0.3 システムポート#3

システムポート#3 はオプションのカラーイメージユニットの制御に使用されるものです。 ここに書き込んだ値は、そのまま IMAGE IN 端子の 17~21 番ビン(17 がビット 4, 21 がビット 0 に対応) に出力されます。

## 0.4 システムポート#4

ビット配置は図3のようになっています。ビット1は、ドットクロックの切り替え時に使用 するものですが、通常は '0' のままにしておきます。

ビット2は、NMIが発生したとき、NMIの処理が終了した時点で'I'を書き込むビットで す。一度 NMIが発生すると、このビットに 'I' を書き込まないかぎり、次の NMIが発生し なくなります。

ビット3は、キーボードのCPUの制御やキーボードコネクタが差し込まれているか否かの チェックを行うものです。このビットの詳細はキーボードの説明を参照してください。

#### ●図……3 システムポート#4(\$E8E007)



## 0.5 システムポート#5

このボートは SRAM の書き込み許可/禁止を勧削するものです。SRAM にはメモリ容量な どのシステム情報や起動デバイス、キーボードの文字選択などの情報が書き込まれるようにな っているため、プログラムミスなどがあっても、容易に書き換わらないようにしておく必要が あります。

このようなことから、SRAMへの書き込み保護のために設けられたのが、このボートです。 このボートに\$31 を書き込むと SRAMへの書き込みが許可に、それ以外のデータを書くと書 き込み禁止になります。

# 0.6 システムポート#6

本体の電源 OFF を行うものです。正面の電源スイッチが OFF になっているときに、このボートに800、80F、80F と順に書き込むことで、本体の電源を OFF にすることができます。不用意に電源が落ちるのを防ぐため、この順序で書き込まなければ働かないようになっています。本体正面の電源スイッチが OFF になると、MFPの GPP 2 の割り込みが発生しますので、適常はこの割り込み処理の中でこのボートを操作して電源を落とします。実験するときは、GPP 2 の割り込みを禁止しないと、電源スイッチを OFF にしたとたん、Human 68 K の電源 OFF 処理が働いてしまいますので注意してください。



厄介な住事を引き受けてしまったものだといまさらながら思っています(私のつたない説明を譲まされるほうがもっとたいへんだともいえるかもしれませんが)。

X 88000のハードウェアに触れた本は、1987年に X 68000 が発売されて 1年くらいの間は 数冊あったようなのですが、これらはすでに絶敗になってしまったらしく、いまでは書店に行っても、まったく見当たりません。X 68000 ユーザの数も相当いるのだから、また新しい解説 書がどこかから必ず出てくるだろうとしっと待っていたのですが、いつまでたっても出てくる 気配がありません。そんなとき、「X 68000 のハードウェア解説書を書いてみないか」という話 がきてしまいました。完成品の無線機が買えなくてキットを組み立て、TK-80 が買えなくて IC を 1つずつ買い集めてユニバーサル基板で自作してきた私には、なければ自分でつくらなくて はならない」というのは締命というものだったのでしょうか。

自分でやる以上は、これまでさんざん不愉快な思いをしてきたLSIマニュアルへの依存を断 ち切ろうと沈めました。8 ビット時代からいままで、いろいろなハードウェアに触れてきまし たが、比較的原始的な LSIばかりで構成され、しかもユーザも相当数いるはずの 86 柔ペソコ ンのハードウェア解説書ですら、ていねいに説明しているのは CRT まわりだけで、ほかはボ トアドレスやレジスタのビット配置だけを載せて、「詳細はそれぞれの LSI のマニュアルを 参照してください」ですませてしまっているのが大多数です。

これらの筆者の方々はおそらく大学の研究室やメーカの研究・開発部門など、マニュアル類は電話ひとつで手に入るような立場におられるのでしょう。実際にこのような職業上の特権がない者がLSIのマニュアルなどを手に入れようとすれば、秩業原の部品屋でコピーしてもらったり、CQ出版社が出しているものを注文するよりありません(1番 2000 IP以上するのが普遍とうかすると1万円以上とられることもあります)。これらにしても、まだ見つかれば好運なほうで、まったく手に入らないことも珍しくありません(管着も、今回の執筆中、あるLSIのマニュアルがどうしても見つからず、とうとう展示会のときにブースの方に泣きついて名刺と引き換えでもらうという手段をとってしまいました)。

また、一度でも読んだことがある方でしたら、よくご存じでしょうが、LSIのマニュアルというのはお批辞にも読みやすいといえるようなものではありません。何度読み返しても、いった

い何がいいたいのかよくわからず、結局、プログラムをつくって動作チェックをしているうちにようやく意味がわかるといったこともよくありました。

LSIのマニュアルの内容をそのまま全部書き直すようなことはとてもできませんが、とにか く LSIのマニュアルがなくても、なんとかなる程度には説明しておくことにしようという方針 だけは決めました。しかし、この方針が後でどれだけ自分を苦しめることになるか、そのとき は想像もできませんでした。「なんでこんなにややこしいんだ!」と、何度頭を抱え込んだこと か知れません。

これまで86系 CPUのパソコンは仕事がらみもあってかなり扱っていたので、わりと軽く考えていたのが大間違いでした。86系のパソコンの代表である IBM PC にしても PC-8801にしても、内部の I/O デバイスは CPU の能力からすると信じられないほど低レベルなものばかりです。64 K 境界をまたいた策謀すらできず、CPU よりも低速な DMA、バング切り替えだらけでようやく16色しか出せないグラフィック VRAM、I/O ボートにスピーカをつないだだけの音貼力など、8 ピットパソコンの CPU だけを報せ替えたような、そのハードウェア構成に知らず知らずのうちに信じされ、パソコンとはそういうものだという意識を植え付けられてしまっていたのかもしれません。

それらに比べると、X 68000 では CRTC、スプライトコントローラ、ディスプレイコントローラ、DMA、SCC、SPC、OPM、ADPCM……、シャーブが強自開発した LSI もさることながら、その他の LSI にしても、86条 CPU の一般的なパソコンのものとは比べらのにならないほど、高度なものばかりです。RS-232 C にしても、通常は非同期無手順でしか使われないにもかかわらず、あえてデータの変視測機能まである Z 8530 SCCを採用しています。サンブリング音報もいくつものメーカがさまざまな方式のものを発表していますが、沖電気のADPCM チップはサンプリングレートのわりにはかなり音がよいほうであるという評価を受けているという話でした(おかげで ADPCM のアルプリズムは企業秘密であるとして教えてもらえなかったというオチまでついています)し、FM音楽 LSI も 価格を聞いてみると、ヤマルが出している条種の FM 音楽 LSI の中でももっともご確値なりを使っているのです。

本書を執筆するために集めた資料や情報のメモ書きで筆者のこたつの上はまさに紙の山と化 してしまいました(先日,首都圏を襲った震度5の地震でこの山もついに崩れ落ちました)。

さらに、これらの各 LSI の機能の多さに加え、LSI のマニュアルの読みづらき、間違いの 多さにもほとほと間口させられました。たとえば、[浮動小敷点筋策プロセッサ 68881 は I/O と して使えます」といった説明がありながら、本文では 68020 に直結したときの説明ほかりで、 X 68000 のように I/O として使った場合の具体的な例などはほとんど説明されていません。また、セカンドソースメーカの日本語マニエアルでは、"SUBSTRUCT(除算)"などと堂々と書いている始末です(加減果除という言葉を知らなかったのだろうか)。はかはらず他して知るべしで、 仮りにも、これがLSIメーカの正式のマニュアルなのですから、ほかはもう権して知るべしで、 しょう (結局, 英文マニュアルを入手して辞書を片手に読むハメになってしまいました。英語 ができなかったから理系に進んだようなものなのに……)。

X 68000 本体については、以前出版されていた解説書も参考にしつつ、極力動作チェックを しながら進めていたのですが、こちらもところどころ動きが変なところがありました。どうや ら、初代機が発売されるまでの間に住様が変更されたらしいのです。このようなところを見つ けるたびに、チェック用のプログラムをつくりなおしたり、シンクロを持ち出して信号を調べ たりと、大概ぎになっていました。

これだ「世間をかけたものの、まだまだ棚かい点を見ればチェックしきれていない所や掘り 下げか足りない部分もあることでしょう。私の技能不足というだけではなく、それだけ X 68000 は鬼の深い締破ということでもあると思います。

グラフィックやサウンドなどの表に現れるような部分は、当然のことながら、X 68000 には カタログスペックとして表れてこない部分まで執拗に追い続ける、マニアックなこだわりが値 所に見られます。

電源スイッチだけでは電源が切れないようにしたり、電源が切れても、キーボードには電源が供給されているようにしてみたり、順調企体のコントラストを 16段階に切り替えられるようにしようなどとは、ビジネスパソコン屋なら考えもつかないでしょう。FDD ひとつをとってみても、カタログスペックを優先させるなら、なにもオートイシェクトができる必要はありません。実際、FDD 業界は造出後が実地で、コストゲウンが最優先であり、オートイジェクト機構などという余分な機能が付いた FDD はどこもつくりたがらないのです。コスト的にも、一般的なビバー付きのものを使ったほうが行利に決まっています。カタログ上にも出ないような部分であるとしても、気持ちよく使えるようになるのであれば、たとえコストアップになったとしても、気持ちよく使えるようになるのであれば、たとえコストアップになったとしても、表えてその遺を選ぶ、そんな設計はビジネスパソコン屋にはまず不可能でしょう。

たとえカタログ上は他のマシンと同等かやや下に思えても、このような X 68000 の裏の部分までのこだわりが、長く使っていく間に本当の満足感となっていくのだろうと思います。

そんな X 68000 の潜在能力を引き出し、パーソナルコンピューティングの世界を目指すあなたに、本書がなにがしかの手助けとなれば、筆者としてこれに勝る喜びはありません。

1992年2月11日 (火) 冬季オリンピックを CZ-600 DE で眺めつつ

# 参考文献

X 68000 テクニカルデータブック ······アスキー
X 68000 ベスト・プログラミング入門 技術評論社
半導体集積回路 通信用 LSI
マイクロコンピュータ技術資料 Z8530SCCシャープ
SCSI ボード CZ-6BS1 取扱説明書 · · · · · · · · · · · · · · · · · · ·
16/32 ビットマイクロプロセッサ TLCS-68000 周辺デバイス来芝
16 ビットマイクロプロセッサ TLCS-68000 マイクロプロセッサ編東芝
YM2151 カタログ 日本楽器製造
YM2151 アプリケーションカタログ日本楽器製造
YM2608 アプリケーションマニュアル・・・・・・・日本楽器製造
μPD72065/72066 CMOS FDC ユーザーズマニュアル ····································
DS300B-100/DS500B-100 ディスクコントローラ機能仕様書・・・・・・・日本電気
マルチチップ・・・・・・日本電気
SEMICONDUCTOR DATA BOOK 8/16 ビットマイクロコンピュータ日立製作所
SCSI プロトコルコントローラ MB89352A ユーザーズマニュアル
インテリジェントディスクコントローラ OEM マニュアル · · · · · · · 富士通
RP5C15 ユーザーズマニュアル · · · · リ コー
MOS Microprocessor and Peripherals
最新 SCSI マニュアル
M68000 マイクロプロセッサ ユーザーズ・マニュアルCQ 出版社
MC68901 MULTI-FUNCTION PERIPHERAL (Advanced Information) ······MOTOROLA
MC68881 User's ManualMOTOROLA
ANSI X3.131-1986 ······American National Standard Institute
X 68000 技術資料・・・・・・・・・・・シャープ

# INDEX●英数字順

12/24 時間セレクタ►151 16 色モード►21 256 色モード►21 3 D スコープ►518 65536 色モード►21



A/D コンバータ►292 ADPCM►257, 291 Async モード►309 ATN 信号►455



BG 画面▶165

~の ON/OFF►186 ~のスクロール►199

BG データエリア►174,177 Bisync モード►310 BUSY►371



CGROM►23, 218 CIR►112 CRTC►181, 230 CRT インタフェース►181



D/A コンバータ▶292 DMAC▶25 DMA チャンネル▶27 ~の割り付け▶27 DMA 転送モード▶486

DP►454 DPLL►316



FDC►387 FM 0 ►316 FM 1 ►316 FM 音源►259, 261



GPIP►79



IPL-ROM►23



Kファクター▶122



LFO►259



MFP►77
Monosync モード►310



NAN►110 NMI►71

NRZ►314 NRZI►314



OPM►261 OP クラス►131



Padding 転送▶477

PC►19 PCG エリア►173,174 PCG データ►174 PCM 方式►291



RESET コントローラ►153 RTC►147



SASI►429 SCC►305 SCSI 1 > 9 7 ± - X ► 453, 462 SDLC►312 SDLC ループモード►313 SIN 波形テーブル►263 SPC►465, 470, 485

SRAM▶22 ~の書き込み許可/禁止▶520

SSP►19 STROBE►371



TIMER-LED►148



USART►92

# ■N D E X<sub>●五十音順</sub>



アクセス制御機構►206 アクセスマスク►202 アービトレーションフェーズ►456 アレイチェイン►35 アンダスキャン►167



イニシエータ►454 イベントカウントモード►90 色コード►213





閏年カウンタ▶152



円筒スクロール▶195 エンベロープジェネレータ▶261,263



オートエコー►316 オートベクタ►73 オートリクエストモード►32,34 オーバスキャン►168 オペランド►28



外部同期モード▶311 外部要求転送モード▶32,33 拡張精度▶109 画像取り込み▶203 画面モード▶166 画面モード設定►230 カラーイメージユニット►519 カラーパレット►213



奇数パリティ▶309 キーボード▶353 キーボード LED▶365



偶数パリティト306 グラフィック VRAMト21,169 グラフィック画面 ≥21,164 グラフィック画面 高速クリアト203 グラフィック画面のスタロールト198 グラフィックパレットト214



継続動作▶35 限定速度▶34



高解像度►166 高速クリア機能►203 コントラストの調整►517 コントローラ►454



最大速度►34 サンプリング周波数►292



システム I/O 領域►22 システムポート►517 実画面►171 ジョイスティックインタフェース▶377 冬件付き命令▶126

シングルアドレスモード▶30,31



数値演算プロセッサ▶103 スクロール▶194 スタティックKファクター▶122

スプライトの ON/OFF►189

スタティックレジスタリスト▶124 スプライト▶165.178 スプライト VRAM►237 スプライトコントローラ▶184,186,234

スロット▶263

静的 K ファクター▶122

セントロニクスインタフェース▶171



ダイナミック K ファクター▶122 ダイナミックレジスタリスト▶124 タイマ▶87,261 タイマコントロールレジスタ▶90 タイマデータレジスタ▶90 タイミングの調整▶231 ターゲット▶454

単精度≥109 诵常伝送▶311



ディレイモード▶87 テキスト VRAM▶22,171 テキスト画面▶22,164,171 ~の色コード▶172 ~のスクロール▶197 テキストパレット▶213 デュアルアドレスモード▶30,31 **掛源 OFF►520** 



透過伝送モード▶311 同時アクセス機能►205 動的 K ファクター▶122 特殊プライオリティ▶211 ドットクロックの切り替え▶519 トラックフォーマット▶401



ノイズジェネレータ▶263,265,271 ノイズ発生器▶261



倍精度▶109 バス遷移▶434,456 バーストモード▶33 ハード転送▶486 パリティ▶454 パルス幅測定モード▶89 パレットト213 半透明機能▶207 バンボット制御▶259,291



ビデオコントローラ►181, 186, 207, 234 非同期通信▶309 ビブラート▶261 表示画面▶171 標準解像度▶166



フェーズジェネレータ▶263 フォーマット▶408 フォント▶218 符号化▶314 プライオリティ制御▶186 プリスケーラ▶87 プリミティブ▶113.115 プリンタインタフェース▶371 フレーミングエラー▶309

プレーン►171 プログラム転送モード►486 フロッピーディスクコントローラ►387 フロッピーディスクドライブ インタフェース►387



ページ▶171



ホスト►454 ホールド付きサイクルスチールモード►33 ホールドなしサイクルスチールモード►33 ボーレートジェネレータ►314



マウスインタフェース▶353 マウス制御信号▶367 マニュアル転送▶485 マンチェスター符号▶316



メインメモリ►21 メッセージアウトフェーズ►454, 455, 456 メッセージインフェーズ►454 メモリマップ▶19



ユーザ 1/0≥22



ラスタコピー▶206



リアルタイムクロック▶147 リセレクションフェーズ▶456 リンクアレイチェイン▶35



例外処理動作►129 例外ベクタ►74



ローカルループバック▶316



割り込み►71,83 割り込みベクタ►74,317 割り込みベクタ設定►375

### Inside X68000

•

- 1992年4月17日 初版第1刷印刷
- 1992 年 4 月 23 日 初版第 1 刷発行
- 著者 菜野稚彦
- 発行者 孫 正義
- 発行所 ソフトバンク株式会社 出版事業部
  - 〒 108 東京都港区高輪 2-19-13 NS 高輪ビル
- 営業部 ☎ 03 (5488) 1360
- 編集部 🕿 03(5488)1326
- 印刷所 壮光舎印刷株式会社
- © M. KUWANO
  - ISBN 4-89052-304-9 C0055
  - 落丁、乱丁本はお取り替え致します。
- 定価は表紙に表示してあります。



定価…6800円「本体・6602円]



本書は、シャープのX68000本件に内蔵されているCPUおよび周辺LSIの動作を、 すでに公開されている技術資料をもとに、筆者自身が実際に 動作確認しながら胴ベ上げたテクニカルデータブックです。 配述にあたっては、画面制御関連はいうまでもなく、 既存の資料にはほとんと配述されていない(あるいは、まったく配述されていない) DMA、数値演算プロセッサ、FM音源、ADPCM、SASI、SCSIなどについて 詳細な配述が加えられています。

さらに、読者の方が動作確認できるように、gcc(XCでも可)を使った サンブルブログラムも付いており、たいへん実践的な内容になっています。





定価…6800円[本体・6602円]



本書は、シャープのX68000本体に内蔵されているCPUおよび周辺LSIの動作を、 すでに公開されている技術資料をもとに、兼者自身が実際に

動作確認しながら調べ上げたテクニカルデータブックです。

記述にあたっては、画面制御関連はいうまでもなく、

既存の資料にはほとんど記述されていない(あるいは、まったく記述されていない)

DMA、数値演算プロセッサ、FM音源、ADPCM、SASI、SCSIなどについて 詳細な記述が加えられています。

さらに、読者の方が動作確認できるように、gcc(XCでも可)を使った サンブルプログラムも付いており、たいへん実践的な内容になっています。